Vài ngày trước việc phát hành dự án CoreBoot 4.16 đã được công bố, trong đó có khoảng 170 nhà phát triển đã tham gia vào việc tạo ra phiên bản mới và là người đã chuẩn bị cho 1770 lần thay đổi.
Đối với những người không quen với CoreBoot, bạn nên biết rằng đây là một mã nguồn mở thay thế cho Hệ thống I / O cơ bản truyền thống (BIOS) đã có trên PC MS-DOS những năm 80 và thay thế nó bằng UEFI (Unified Extensible). CoreBoot cũng là một phần mềm tương tự phần mềm độc quyền miễn phí và có sẵn để xác minh và kiểm tra đầy đủ. CoreBoot được sử dụng làm phần sụn cơ sở để khởi tạo phần cứng và điều phối khởi động.
Bao gồm khởi tạo chip đồ họa, PCIe, SATA, USB, RS232. Đồng thời, các thành phần nhị phân FSP 2.0 (Gói hỗ trợ phần mềm Intel) và phần sụn nhị phân cho hệ thống con Intel ME, được yêu cầu để khởi tạo và khởi chạy CPU và chipset, được tích hợp vào CoreBoot.
Các tính năng mới chính của CoreBoot 4.16
Trong phiên bản mới này được giới thiệu, người ta nhấn mạnh rằng hỗ trợ cho 33 bo mạch chủ đã được thêm vào, 22 trong số đó được sử dụng trong các thiết bị Chrome OS hoặc máy chủ của Google.
Trong số các bảng đã nhận được hỗ trợ và không phải từ Google, chúng tôi có thể tìm thấy bảng sau
- Acer Aspire VN7-572G
- amd chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- QEMU power9 giả lập
- Intel Alderlake-N RVP
- tập bản đồ prodrive
- Star Labs Star Labs StarBook Mk V (i3-1115G4 và i7-1165G7)
- Hệ thống76 hướng nhìn 16 3050, 3060 và 3060-b
Hơn nữa, chúng ta có thể thấy rằngĐã thêm tùy chọn để tắt hệ thống con IME (Công cụ quản lý Intel), đi kèm với hầu hết các bo mạch chủ hiện đại với bộ vi xử lý Intel và được thực hiện như một bộ vi xử lý riêng biệt hoạt động độc lập với CPU và thực hiện các tác vụ cần được tách biệt khỏi hệ điều hành. Chẳng hạn như xử lý nội dung được bảo vệ (DRM), triển khai các mô-đun TPM (Mô-đun nền tảng đáng tin cậy) và các giao diện cấp thấp để giám sát và điều khiển thiết bị.
Để vô hiệu hóa IME trên các hệ thống có bộ xử lý từ họ Skylake đến Alder Lake, hãy sử dụng tham số me_state trong CMOS, gán giá trị bằng 1 sẽ vô hiệu hóa động cơ. Để thay đổi trạng thái CSME thông qua CMOS, phương thức ".enable" đã được thêm vào, có trạng thái tương ứng với tham số me_state.
Một trong những thay đổi nổi bật trong phiên bản mới này là đã thêm coreboot-configurator, một GUI đơn giản để thay đổi cài đặt CMOS trong Coreboot CBFS bằng tiện ích nvramtool.
Chúng tôi cũng có thể thấy rằng đã thêm tiện ích apcb_v3_edit để chỉnh sửa tệp nhị phân APCB V3 (Khối tùy chỉnh AMD PSP) và thay thế chúng bằng tối đa 16 SPD (Phát hiện hiện diện nối tiếp).
Các mô-đun con amd_blobs, arm-trust-firmware, blobs, chromeec, intel-microcode, qc_blobs và vboot đã được cập nhật và mã để định cấu hình LAPIC (Local Advanced Programmable Interrupt Controller) đã được chuyển sang MP init.
Mặt khác, nó được nhấn mạnh rằng hỗ trợ thêm cho chuỗi thoát ANSI để đánh dấu các sự kiện quan trọng như lỗi và cảnh báo khi đăng nhập vào bảng điều khiển tương tác và hàm cbmem_dump_console, tương tự như cbmem_dump_console_to_uart, nhưng hoạt động với bảng điều khiển được định cấu hình bình thường, đã được triển khai.
Những thay đổi khác nổi bật so với phiên bản mới này:
- Đã xóa hỗ trợ cho các bo mạch chủ Google Corsola, Nasher và Stryke.
- Hỗ trợ thêm cho CPU Power9 và AMD Sabrina SoC.
- Cài đặt hình ảnh trực tiếp được điều chỉnh để hoạt động với bản phân phối NixOS 21.11. Gói iasl đã không còn được dùng nữa và đã được thay thế bằng acpica-tools.
- Bộ nạp khởi động U-Boot đã được cập nhật lên phiên bản 2021.10.
- Hỗ trợ thêm cho các hệ thống có hơn 128 lõi CPU.
- Đã thêm trình điều khiển cho cảm biến tiệm cận Semtech sx9360 SAR được sử dụng trong các thiết bị Samsung.
- Đã thêm trình điều khiển cho các trình điều khiển SD SGenesys Logic GL9750 được sử dụng trong
- Chromebook.
- Đã thêm hỗ trợ cho bộ điều khiển Ethernet Realtek RT8125.
- Đã thêm trình điều khiển cho Fibocom 5G WWAN ACPI.
- Hỗ trợ thêm cho cấu trúc liên kết bộ nhớ hỗn hợp khi sử dụng DDR4.
- Hỗ trợ thêm cho đặc tả FSP 2.3 (Gói phần mềm linh hoạt).
- Mã được thiết kế lại để tính toán các hàm băm được sử dụng trong việc xác minh và đánh giá trạng thái của CBFS
- Hỗ trợ thêm cho công nghệ PCI-e Resizable BAR (Base Address Register), cho phép CPU truy cập vào tất cả bộ nhớ video của thẻ PCI.
Ngoài ra, một kế hoạch chuyển tiếp được cung cấp từ phiên bản 4.18 đến phiên bản thứ tư của cơ chế cấp phát tài nguyên (RESOURCE_ALLOCATOR_V4), bổ sung hỗ trợ thao tác trên nhiều phạm vi tài nguyên, sử dụng toàn bộ không gian địa chỉ và cấp phát bộ nhớ ở các khu vực cao hơn đến 4GB.
Trong bản phát hành Coreboot 4.18, dự kiến vào tháng XNUMX, nó cũng được lên kế hoạch ngừng sử dụng cơ chế khởi tạo đa xử lý cổ điển (LEGACY_SMP_INIT), được thay thế bằng mã khởi tạo PARALLEL_MP.
Các bạn quan tâm muốn biết thêm về phiên bản mới này có thể tham khảo chi tiết Trong liên kết sau.
Tải xuống CoreBoot
Cuối cùng, đối với những người quan tâm đến việc có thể tải xuống phiên bản CoreBoot mới này họ có thể làm điều đó từ phần tải xuống của họ, có thể tìm thấy trên trang web chính thức của dự án.
Thêm vào đó, họ sẽ có thể tìm thấy tài liệu và thông tin thêm về dự án.