Група ентузіастів (за участю Pixilica) розробляє проект RV64X, що має на меті створити набір додаткових інструкцій щодо 3D-графіки та обробки мультимедіа, які можуть бути використані для інтеграції функціональних можливостей GPU на процесорах RISC-V.
Проект позиціонується як безкоштовний, Він не вимагає роялті та не встановлює умов використання, що дозволяє створювати повністю відкриті графічні процесори на базі RV64X.
Pixilica співпрацює з RV64X і пропонує новий набір графічних інструкцій, призначених для тривимірної графіки та обробки носіїв. Це може бути сплавлений процесор-графічний процесор ISA.
Ці нові інструкції базуються на наборі базових векторних команд RISC-V. Вони додадуть підтримку для нових типів даних, які є графічними, як багатошарові розширення в дусі ядра RISC-V ISA.
Про RV64X
RV64X базується на векторних інструкціях RISC-V ISA, які розширені завдяки підтримці нових типів даних та розширень для конкретних діаграм.
Наприклад, пропонуються додаткові операції з обробки пікселів (RGBA), точок (xyzw), елементів текстури (UVW-Texels), векторів (операцій з 2-4 елементами), параметрів матеріалу, розрахунків освітлення, трансцендентної математики, буферів глибини (Z - buffer) і буфер кадру (Framebuffer).
Перший прототип Графічний процесор на базі RV64X призначений для використання в мікроконтролерах і буде обмежена підтримкою графічного API Vulkan, хоча з часом вони обіцяють додати підтримку OpenGL та DirectX.
Головна мотивація для розвитку полягає в необхідності гнучкої архітектури, яка дозволяє підключення розширень для ефективного вирішення конкретних проблем, таких як двофазне скорочення конусів, використання швидких перетворень Фур'є для довільної глибини кольору та реалізація апаратного забезпечення SLAM.
Наприклад, RV64X дозволяє реалізувати власні етапи для обчислювального трубопроводу, геометричні, піксельні та кадрові буфери, а також створення власних тесселяторів.
Також згадується, що з RV64X виробники мікросхем зможуть підготувати необхідні рішення на основі існуючої основи, зосередившись на розширених можливостях, не витрачаючи час на загальні речі.
RV64X розвивається як гібридний CPA-GPU ISA, що дозволяє створювати спеціалізовані графічні мікроконтролери та багатоядерні процесори, які поєднують обчислювальні ядра з блоками для виконання графічних операцій.
Процесор, що поєднує ядро RISC-V з блоком графічного процесора, виглядає як єдиний блок (без явного відображення графічного процесора) і програмується з використанням уніфікованого 64-бітного набору команд та моделі SIMD для паралельності рівня даних. Архітектура RV64X розвивається до компактної та ефективної реалізації, яка може бути реалізована на основі FPGA та ASIC.
Рух з відкритим кодом, який трансформував розробку програмного забезпечення, набирає популярності серед розробників обладнання. Перші зусилля, спрямовані на архітектуру RISC-V, ведуть уперед. Ми досліджуємо перспективи та підводні камені розвитку відкритого обладнання в нашому наступному Спеціальному проекті з відкритим кодом.
Серед особливостей архітектури RV64X використання однієї моделі пам'яті можна знайти на центральному процесорі та графічному процесорі, що виключає додаткові механізми RPC / IPC для перекладу викликів між пам'яттю графічного процесора та центральним процесором при обробці операцій 3D API.
Стандартні графічні операції можуть бути реалізовані на рівні мікрокоду. Підтримується створення власних шейдерів, растеризаторів та розширень трасування променів. Крім того, векторні операції можуть бути реалізовані на рівні мікрокоду для вирішення проблем моделювання, комп'ютерного зору та машинного навчання.
Довідкова реалізація RV64X включає кеш-пам'ять L1 розміром 32 КБ для інструкцій та даних, 8 КБ SRAM для мікрокоду, декодер інструкцій, апаратна реалізація наборів команд RV32V і RV64X, визначений мікрокодом розширений декодер інструкцій, векторний арифметичний логічний блок (ALU), 136-бітний регістровий файл з 1024 елементами, блок спеціальних функцій (SFU), блок текстур настроюваний локальний буфер кадрів.
Нарешті, якщо ви хочете дізнатися більше про це Ви можете перевірити деталі в оригінальній публікації. Посилання це.