Нещодавно під мантією Linux Foundation було сформовано новий проект - CHIPS Alliance "Загальне обладнання для інтерфейсів, процесорів та систем»(Загальне обладнання для інтерфейсів, процесорів та систем), призначений для просування відкритих апаратних систем та розробляти рішення на основі архітектури RISC-V.
Засновники цього новий проект "CHIPS Alliance" це Google, SiFive, Western Digital та Esperanto Technologies. Альянсу CHIPS призначено позиціонувати себе як нейтральну та незалежну платформу.
Що таке альянс CHIPS?
Ця платформа дозволять різні виробники обладнання (Обладнання) можуть спільно розробляти свої проекти для створення відкритих реалізацій CPU та однокристальні системи (SoC), що використовують архітектуру RISC-V.
RISC-V (вимовляється як "Risk-Five") - це безкоштовна архітектура апаратних наборів інструкцій (ISA), заснована на RISC-подібному дизайні. На відміну від більшості наборів інструкцій, RISC-V є безкоштовним та відкритим і може використовуватися для будь-яких цілей.
Дозвіл будь-кому розробляти, виготовляти та продавати мікросхеми та програмне забезпечення RISC-V. Хоча це не перша відкрита архітектура ISA, але вона є важливою, оскільки розроблена, щоб бути корисною для широкого кола пристроїв.
Хоча В даний час організація RISC-V Foundation займається лише архітектурою з набору інструкцій, але це не стосується конкретних реалізацій.
Ось чому народився цей новий фундамент і завданням Альянсу ЧІПС полягає у підготовці стандартної конструкції з відкритим чіпом для мобільних пристроїв, комп’ютерних систем, побутової електроніки та Інтернету речей.
"Неодноразово було показано, що відкрита співпраця допомагає галузям прискорити випуск на ринок, досягти довгострокового технічного обслуговування та створити фактичні стандарти", - сказав Майк Долан, віце-президент із стратегічних програм Фонду Linux. "
Як ваш початковий внесок, засновники альянсу CHIPS представили наступні проекти для спільного розвитку.
Ядро SweRV
це - це 32-розрядний процесор RISC-V, розроблений Western Digital. Фішка працює на частоті 1,8 ГГц, Він побудований на архітектурі з 8-рівневими подвійними магістральними трубопроводами (2-смуговий супермасштаб) і призначений для виробництва з використанням 28-нм технології CMOS.
Схеми, документація, моделі САПР, дизайн мікросхеми, мікрокод та повна реалізація мовою Verilog відкриті під ліцензією Apache 2.0.
OmniXtend
Es мережевий протокол, що забезпечує узгодженість кешу при передачі даних через Ethernet.
OmniXtend буде дозволяє обмінюватися повідомленнями безпосередньо з кешем процесора і може використовуватися для підключення різних прискорювачів, запам'ятовуючих пристроїв, пристроїв пам'яті (NVDIMM) та мережевих інтерфейсів до SoC, а також для створення систем з декількома мікросхемами RISC-V. Проект переданий Western Digital.
УВМ
Google передав імплементацію Універсальної методології перевірки (UVM) для стрес-тестування обчислювальних елементів та інструментів проектування RISC-V.
Зокрема, мова йде про настроюваний генератор потоків інструкцій, який можна використовувати для виявлення недоліків та вузьких місць на рівні архітектури та мікроархітектури.
Компанії так п'ять, заснований творцями RISC-V, вони підготували перший прототип процесора на базі RISC-V, на додаток до створення нової мови опису апаратного забезпечення Chisel разом з UC Berkeley.
Перенесе на проект генератор Socket RocketChip, початковий випуск послідовного інтерфейсу TileLink для зв’язку компонентів SoC та рамки Diplomacy.
Як частина спільного проекту, SiFive також продовжить розвиток мови Chisel та проміжну презентацію FIRRTL.
В даний час, На основі специфікації RISC-V різні компанії та спільноти за різними безкоштовними ліцензіями (BSD, MIT, Apache 2.0) розробляють 21 варіант мікропроцесорних ядер:
10 SoC і 6 мікросхем, що вже є у продажу (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 і RavenRV32).
Підтримка RISC-V існує з моменту випуску Glibc 2.27, binutils 2.30, gcc 7 та ядра Linux 4.15.
Фуенте: https://www.linuxfoundation.org