Isang pangkat ng mga taong mahilig (na may mga kontribusyon mula sa Pixilica) ang bumubuo ng proyekto RV64X, ito naglalayong lumikha isang hanay ng mga karagdagang 3D graphics at mga tagubilin sa pagproseso ng multimedia na maaaring magamit upang isama ang pagpapaandar ng GPU sa mga processor ng RISC-V.
Ang proyekto ay nakaposisyon bilang libre, Hindi nangangailangan ito ng mga royalties at walang mga tuntunin ng paggamit, na nagbibigay-daan sa iyo upang lumikha ng ganap na bukas na mga GPU na nakabatay sa RV64X.
Kasosyo ang Pixilica sa RV64X upang imungkahi ang isang bagong hanay ng mga tagubilin sa graphics na idinisenyo para sa 3D graphics at pagproseso ng media. Maaari itong isang fuse ISA CPU-GPU.
Ang mga bagong tagubiling ito ay batay sa RISC-V base vector na itinakda ng hanay. Magdaragdag sila ng suporta para sa mga bagong uri ng data na tukoy sa graphics bilang mga layered extension sa diwa ng kernel ng RISC-V ISA.
Tungkol sa RV64X
RV64X ay batay sa mga tagubilin sa vector ng RISC-V ISA, na pinahusay ng suporta para sa mga bagong uri ng data at mga extension na tukoy sa tukoy.
Halimbawa, iminungkahi ang mga karagdagang pagpapatakbo para sa pagproseso ng mga pixel (RGBA), mga tuldok (xyzw), mga elemento ng pagkakayari (UVW-Texels), mga vector (pagpapatakbo na may 2-4 na mga elemento), mga parameter ng materyal, pagkalkula sa ilaw, matematika ng transendental, mga lalim na buffer (Z - buffer) at frame buffer (Framebuffer).
Ang unang prototype Ang RV64X-based GPU ay dinisenyo para magamit sa mga microcontroller at ay limitado upang suportahan para sa Vulkan graphics API, bagaman sa paglipas ng panahon, nangangako silang magdagdag ng suporta para sa OpenGL at DirectX.
Ang pangunahing pagganyak para sa kaunlaran ay ang pangangailangan para sa isang nababaluktot na arkitektura na nagpapahintulot ang koneksyon ng mga extension upang mahusay na malutas ang mga tukoy na problema, tulad ng dalawang-bahagi na pagputol ng mga cones, ang paggamit ng mabilis na Fourier na nagbabago para sa di-makatwirang lalim ng kulay, at ang pagpapatupad ng hardware ng SLAM.
Hal Pinapayagan ng RV64X ang pagpapatupad ng sarili nitong mga yugto para sa computational pipeline, geometric, pixel at frame buffers, pati na rin ang paglikha ng iyong sariling mga tessellator.
Nabanggit din na sa RV64X, ang mga tagagawa ng chip ay maihahanda ang mga solusyon na kailangan nila batay sa umiiral na gulugod, na nakatuon sa mga advanced na kakayahan, nang hindi kinakailangang mag-aksaya ng oras sa mga karaniwang bagay.
Ang RV64X ay umuusbong bilang isang hybrid CPU-GPU ISA, na pinapayagan ang paglikha ng mga dalubhasang graphics microcontroller at multicore processor na nagsasama ng mga computational core na may mga bloke upang maisagawa ang mga graphic na operasyon.
Ang isang processor na pinagsasama ang isang core ng RISC-V na may isang bloke ng GPU ay mukhang isang solong yunit (walang malinaw na pagmamapa ng GPU) at na-program gamit ang isang pinag-isang 64-bit na hanay ng pagtuturo at isang modelo ng SIMD para sa parallelism ng layer ng data. Ang arkitektura ng RV64X ay umuusbong patungo sa isang siksik at mahusay na pagpapatupad na maaaring ipatupad batay sa mga FPGA at ASIC.
Ang kilusang bukas na mapagkukunan na nagbago ng pag-unlad ng software ay nakakakuha ng lupa sa mga developer ng hardware. Ang mga maagang pagsisikap na nakatuon sa arkitektura ng RISC-V ay nangunguna. Sinisiyasat namin ang mga pangako at mga bitag ng bukas na pag-unlad ng hardware sa aming susunod na Open Source Special Project.
Kabilang sa mga tampok ng arkitektura ng RV64X ang paggamit ng isang solong modelo ng memorya ay matatagpuan sa CPU at GPU, na inaalis ang karagdagang mga mekanismo ng RPC / IPC upang isalin ang mga tawag sa pagitan ng memorya ng GPU at ng CPU kapag pinoproseso ang mga pagpapatakbo ng 3D API.
Ang mga karaniwang pagpapatakbo ng graphics ay maaaring ipatupad sa antas ng microcode. Ang paglikha ng mga pasadyang shader, rasterizer, at extension ng pagsubaybay sa ray ay suportado. Bilang karagdagan, ang pagpapatakbo ng vector ay maaaring ipatupad sa antas ng microcode upang malutas ang simulation, computer vision, at mga problema sa pag-aaral ng makina.
Ang pagpapatupad ng sanggunian Kasama sa RV64X ang 1 KB L32 cache para sa mga tagubilin at data, 8 KB SRAM para sa microcode, decoder ng tagubilin, pagpapatupad ng hardware ng mga set ng pagtuturo ng RV32V at RV64X, tinukoy ng microcode na pinalawak na decoder ng tagubilin, vector arithmetic logic unit (ALU), 136-bit register file na may 1024 elemento, isang Special Function Unit (SFU), isang Texture Unit at isang mai-configure ang lokal na framebuffer.
Sa wakas, kung nais mong malaman ang tungkol dito maaari mong suriin ang mga detalye sa orihinal na post. Ang link ay ito.