Recientemente ภายใต้เสื้อคลุมของ Linux Foundation มีการก่อตั้งโครงการใหม่ CHIPS Alliance "ฮาร์ดแวร์ทั่วไปสำหรับอินเทอร์เฟซโปรเซสเซอร์และระบบ"(ฮาร์ดแวร์ทั่วไปสำหรับอินเทอร์เฟซโปรเซสเซอร์และระบบ) มีวัตถุประสงค์เพื่อส่งเสริมระบบฮาร์ดแวร์แบบเปิดและ พัฒนาโซลูชันตามสถาปัตยกรรม RISC-V.
ผู้ก่อตั้งสิ่งนี้ โครงการใหม่ "CHIPS Alliance" พวกเขาคือ Google, SiFive, Western Digital และ Esperanto Technologies. CHIPS Alliance ถูกกำหนดให้วางตำแหน่งตัวเองเป็นแพลตฟอร์มที่เป็นกลางและเป็นอิสระ
CHIPS Alliance คืออะไร
แพลตฟอร์มนี้ จะอนุญาตให้ผู้ผลิตอุปกรณ์ต่างๆ (ฮาร์ดแวร์) สามารถพัฒนาโครงการร่วมกันเพื่อสร้างการใช้งาน CPU นอกกรอบแบบเปิด และระบบชิปเดี่ยว (SoC) โดยใช้สถาปัตยกรรม RISC-V
RISC-V (อ่านว่า "Risk-Five") เป็นสถาปัตยกรรมชุดคำสั่งที่ใช้ฮาร์ดแวร์ฟรี (ISA) ที่มีการออกแบบคล้าย RISC ซึ่งแตกต่างจากชุดคำสั่งส่วนใหญ่ RISC-V นั้นฟรีและเปิดและสามารถใช้เพื่อวัตถุประสงค์ใด
อนุญาตให้ทุกคนสามารถออกแบบผลิตและจำหน่ายชิปและซอฟต์แวร์ RISC-V ได้ แม้ว่าจะไม่ใช่ ISA สถาปัตยกรรมแบบเปิดตัวแรก แต่ก็มีความสำคัญเนื่องจากได้รับการออกแบบให้มีประโยชน์กับอุปกรณ์หลากหลายประเภท
แม้ว่า ปัจจุบันองค์กรของ RISC-V Foundation เกี่ยวข้องกับสถาปัตยกรรมเท่านั้น จากชุดคำสั่ง แต่ไม่ได้จัดการกับการใช้งานที่เฉพาะเจาะจง
นั่นคือเหตุผลที่รากฐานใหม่นี้ถือกำเนิดขึ้นและภารกิจของ CHIPS Alliance คือการเตรียมการออกแบบชิปเปิดมาตรฐานสำหรับอุปกรณ์พกพาระบบคอมพิวเตอร์อุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภคและอินเทอร์เน็ตของสิ่งต่างๆ
"การทำงานร่วมกันแบบเปิดได้แสดงให้เห็นหลายครั้งเพื่อช่วยให้อุตสาหกรรมต่างๆสามารถเร่งเวลาออกสู่ตลาดบรรลุการบำรุงรักษาในระยะยาวและสร้างมาตรฐานโดยพฤตินัย" Mike Dolan รองประธานโครงการเชิงกลยุทธ์ของ Linux Foundation "
ในการบริจาคครั้งแรกของคุณ ผู้ก่อตั้ง CHIPS Alliance นำเสนอโครงการต่อไปนี้เพื่อการพัฒนาร่วมกัน
แกน SweRV
นี้ เป็นโปรเซสเซอร์ RISC-V 32 บิตที่พัฒนาโดย Western Digital. ชิป ทำงานที่ความถี่ 1,8 GHz สร้างขึ้นบนสถาปัตยกรรมที่มีท่อลำตัวคู่ 8 ระดับ (2-way superscale) และได้รับการออกแบบสำหรับการผลิตโดยใช้เทคโนโลยีกระบวนการ 28nm CMOS
แผนงานเอกสารประกอบโมเดล CAD การออกแบบชิปไมโครโค้ดและการใช้งานเต็มรูปแบบในภาษา Verilog เปิดอยู่ภายใต้ใบอนุญาต Apache 2.0
ออมนิเอ็กซ์เท็นด์
Es โปรโตคอลเครือข่ายที่ให้ความสอดคล้องของแคชเมื่อถ่ายโอนข้อมูลผ่านอีเธอร์เน็ต
OmniXtend จะ อนุญาตให้คุณแลกเปลี่ยนข้อความโดยตรงกับแคชของโปรเซสเซอร์ และสามารถใช้เพื่อเชื่อมต่อตัวเร่งความเร็วอุปกรณ์จัดเก็บข้อมูลอุปกรณ์หน่วยความจำ (NVDIMM) และอินเทอร์เฟซเครือข่ายกับ SoC รวมทั้งสร้างระบบที่มีชิป RISC-V หลายตัว โอนโครงการโดย Western Digital
ยูวีเอ็ม
Google ได้โอนการใช้งาน Universal Verification Methodology (UVM) สำหรับการทดสอบความเครียดองค์ประกอบคอมพิวเตอร์ RISC-V และเครื่องมือออกแบบ
โดยเฉพาะอย่างยิ่งเรากำลังพูดถึงเครื่องกำเนิดกระแสคำสั่งที่ปรับแต่งได้ซึ่งสามารถใช้เพื่อระบุข้อบกพร่องและคอขวดในระดับสถาปัตยกรรมและสถาปัตยกรรมจุลภาค
บริษัท ซีไฟว์, ก่อตั้งโดยผู้สร้าง RISC-V พวกเขาเตรียมต้นแบบตัวแรกของโปรเซสเซอร์ที่ใช้ RISC-V นอกเหนือจากการสร้าง Chisel ภาษาอธิบายฮาร์ดแวร์ใหม่ร่วมกับ UC Berkeley
จะถ่ายโอนเครื่องกำเนิดไฟฟ้า RocketChip SoC ไปยังโครงการการเปิดตัวครั้งแรกของอินเตอร์เฟส TileLink ที่สอดคล้องกันเพื่อเชื่อมโยงส่วนประกอบ SoC และกรอบงานการทูต
ในฐานะที่เป็นส่วนหนึ่งของโครงการร่วมกัน SiFive จะดำเนินการพัฒนาภาษา Chisel และการนำเสนอชั่วคราวของ FIRRTL ต่อไป
ปัจจุบัน ตามข้อกำหนด RISC-V บริษัท และชุมชนที่แตกต่างกันภายใต้ใบอนุญาตฟรีต่างๆ (BSD, MIT, Apache 2.0) กำลังพัฒนาแกนไมโครโปรเซสเซอร์ 21 รูปแบบ:
10 SoCs และ 6 ชิปวางจำหน่ายแล้ว (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 และ RavenRV32)
การสนับสนุน RISC-V มีมาตั้งแต่รุ่น Glibc 2.27, binutils 2.30, gcc 7 และเคอร์เนล Linux 4.15
Fuente: https://www.linuxfoundation.org