En grupp entusiaster (med bidrag från Pixilica) utvecklar projektet RV64X, que syftar till att skapa en uppsättning kompletterande instruktioner för 3D-grafik och multimediabehandling som kan användas för att integrera funktionaliteten i GPU på RISC-V-processorer.
Projektet är positionerat som gratis, Det kräver inga royalties och inga användarvillkor, så att du kan skapa helt öppna RV64X-baserade GPU: er.
Pixilica samarbetar med RV64X för att föreslå en ny uppsättning grafikinstruktioner utformade för 3D-grafik och mediebehandling. Det kan vara en smält ISA CPU-GPU.
Dessa nya instruktioner är baserade på RISC-V-basvektorinstruktionsuppsättningen. De kommer att lägga till stöd för nya datatyper som är grafiska specifika som skiktade tillägg i andan av RISC-V ISA-kärnan.
Om RV64X
RV64X är baserad på RISC-V ISA-vektorinstruktioner, som förbättras med stöd för nya datatyper och diagramspecifika tillägg.
Till exempel föreslås ytterligare operationer för bearbetning av pixlar (RGBA), punkter (xyzw), strukturelement (UVW-texlar), vektorer (operationer med 2-4 element), materialparametrar, ljusberäkningar, transcendentell matematik, djupbuffertar (Z - buffert) och rambuffert (Framebuffer).
Den första prototypen Den RV64X-baserade GPU: n är utformad för användning i mikrokontroller och kommer att begränsas till stöd för Vulkan grafik-API, även om de över tiden lovar att lägga till stöd för OpenGL och DirectX.
Huvudmotivationen för utveckling är behovet av en flexibel arkitektur som tillåter anslutning av förlängningar för att effektivt lösa specifika problem, såsom tvåfasavkortning av koner, användning av snabba Fourier-omvandlingar för godtyckliga färgdjup och implementering av SLAM-hårdvara.
T.ex. RV64X tillåter implementering av sina egna steg för beräkningsrörledningen, geometriska, pixel- och rambuffertar, samt skapa egna tessellatorer.
Det nämns också att chipmakare med RV64X kommer att kunna förbereda de lösningar de behöver baserat på befintlig ryggrad, med fokus på avancerade funktioner, utan att behöva slösa tid på vanliga saker.
RV64X utvecklas som en hybrid CPU-GPU ISA, möjliggör skapandet av specialiserade grafikmikrokontroller och flerkärnprocessorer som kombinerar beräkningskärnor med block för att utföra grafiska operationer.
En processor som kombinerar en RISC-V-kärna med ett GPU-block ser ut som en enda enhet (ingen explicit GPU-mappning) och är programmerad med en enhetlig 64-bitars instruktionsuppsättning och SIMD-modell för datalagers parallellitet. RV64X-arkitekturen utvecklas mot en kompakt och effektiv implementering som kan implementeras på basis av FPGA och ASIC.
Den öppna källkodsrörelsen som förändrade programvaruutvecklingen vinner plats bland hårdvaruutvecklare. Tidiga ansträngningar fokuserade på RISC-V-arkitekturen leder vägen. Vi utforskar löften och fallgroparna med öppen hårdvaruutveckling i vårt nästa Open Source Special Project.
Bland funktionerna av RV64X-arkitektur användningen av en enda minnesmodell finns på CPU och GPU, vilket eliminerar ytterligare RPC / IPC-mekanismer för att översätta samtal mellan GPU-minnet och CPU vid bearbetning av 3D API-operationer.
Standardgrafikåtgärder kan implementeras på mikrokodnivå. Skapa anpassade shaders, rasterizers och ray tracing-tillägg stöds. Dessutom kan vektoroperationer implementeras på mikrokodnivå för att lösa problem med simulering, datorsyn och maskininlärning.
Referensimplementeringen RV64X innehåller 1 KB L32-cache för instruktioner och data, 8 KB SRAM för mikrokod, instruktionsavkodare, hårdvaruimplementering av RV32V och RV64X instruktionsuppsättningar, mikrokodsdefinierad utökad instruktionsavkodare, vektoraritmetisk logikenhet (ALU), 136-bitars registerfil med 1024 element, en specialfunktionsenhet (SFU), en texturenhet och en konfigurerbar lokal frambuffer.
Slutligen, om du vill veta mer om det du kan kontrollera detaljerna i originalinlägget. Länken är den här.