Nyligen under Linux Foundations mantel bildades ett nytt projekt, CHIPS Alliance "Gemensam hårdvara för gränssnitt, processorer och system"(Vanlig hårdvara för gränssnitt, processorer och system), avsedda att främja öppna hårdvarusystem och utveckla lösningar baserade på RISC-V-arkitektur.
Grundarna av detta nytt projekt "CHIPS Alliance" är Google, SiFive, Western Digital och Esperanto Technologies. CHIPS Alliance är tänkt att positionera sig som en neutral och oberoende plattform.
Vad är CHIPS Alliance?
Denna plattform kommer att tillåta olika utrustningstillverkare (Hårdvara) kan utveckla sina projekt tillsammans för att skapa färdiga öppna CPU-implementationer och enkelchipssystem (SoC) som använder RISC-V-arkitekturen.
RISC-V (uttalas "Risk-Five") är en gratis hårdvaruinstruktionsuppsättningsarkitektur (ISA) baserad på en RISC-liknande design. Till skillnad från de flesta instruktionsuppsättningar är RISC-V:s gratis och öppna och kan användas för alla ändamål.
Gör det möjligt för vem som helst att designa, tillverka och sälja RISC-V-chips och mjukvara. Även om det inte är den första öppna arkitekturen ISA, men det är betydelsefullt eftersom det är utformat för att vara användbart på ett brett utbud av enheter.
Fastän för närvarande sysslar organisationen RISC-V Foundation endast med arkitektur av instruktionsuppsättningen, men det handlar inte om specifika implementeringar.
Det är därför denna nya stiftelse föddes och CHIPS Alliances uppgift är att förbereda en öppen standarddesign för mobila enheter, datorsystem, hemelektronik och Internet of Things.
"Öppet samarbete har upprepade gånger visat sig hjälpa industrier att snabba på tiden till marknaden, uppnå långsiktig hållbarhet och skapa de facto standarder", säger Mike Dolan, Linux Foundations vice vd för strategiska program. "
Som ditt första bidrag, grundarna av CHIPS Alliance lämnade in följande projekt för gemensam utveckling.
SweRV Core
detta är en 32-bitars RISC-V-processor utvecklad av Western Digital. Chipet fungerar med en frekvens på 1,8 GHz, Den är byggd på en 8-nivås dual-trunk piped arkitektur (2-way superscalar) och är designad för produktion med 28 nm CMOS processteknologi.
Schema, dokumentation, CAD-modeller, chipdesign, mikrokod och fullständig Verilog-språkimplementering är öppen källkod under Apache 2.0-licensen.
OmniXtend
Es ett nätverksprotokoll som ger cachekoherens vid överföring av data över Ethernet.
OmniXtend tillåter att meddelanden utbyts direkt med processorns cache och kan användas för att ansluta olika acceleratorer, lagringsenheter, minnesenheter (NVDIMM) och nätverksgränssnitt till SoC, samt för att bygga system med flera RISC-V-chips. Projekt överfört av Western Digital.
UVM
Google har överfört implementeringen av den universella verifieringsmetoden (UVM) för stresstestning av RISC-V-beräkningselement och designverktyg.
I synnerhet talar vi om en anpassningsbar instruktionsflödesgenerator, som kan användas för att identifiera brister och flaskhalsar på arkitektur- och mikroarkitekturnivå.
företaget Om fem, Grundat av skaparna av RISC-V, förberedde de den första RISC-V-baserade processorprototypen, samt skapade ett nytt hårdvarubeskrivningsspråk Chisel tillsammans med UC Berkeley.
Kommer att överföra RocketChip SoC-generatorn till projektet, den första utgåvan av det konsekventa TileLink-gränssnittet för att länka SoC-komponenter och Diplomacy-ramverket.
Som en del av det gemensamma projektet kommer SiFive också att fortsätta utvecklingen av Chisel-språket och den mellanliggande presentationen av FIRRTL.
För närvarande, Baserat på RISC-V-specifikationen utvecklar olika företag och gemenskaper under olika fria licenser (BSD, MIT, Apache 2.0) 21 varianter av mikroprocessorkärnor:
10 SoCs och 6 chips redan kommersiellt tillgängliga (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 och RavenRV32).
Stöd för RISC-V har funnits sedan utgivningarna av Glibc 2.27, binutils 2.30, gcc 7 och Linux-kärnan 4.15.
Fuente: https://www.linuxfoundation.org