Недавно под плаштом Линук фондације формиран је нови пројекат, ЦХИПС савез "Уобичајени хардвер за интерфејсе, процесоре и системе"(Уобичајени хардвер за интерфејсе, процесоре и системе), намењен промоцији отворених хардверских система и развити решења заснована на РИСЦ-В архитектури.
Оснивачи овога нови пројекат "ЦХИПС Аллианце" то су Гоогле, СиФиве, Вестерн Дигитал и Есперанто Тецхнологиес. ЦХИПС Аллианце је предодређен да се позиционира као неутрална и независна платформа.
Шта је ЦХИПС Савез?
Ова платформа омогућиће разним произвођачима опреме (Хардвер) могу заједно да развијају своје пројекте како би створили отворене имплементације ЦПУ-а и једночипни системи (СоЦ) који користе РИСЦ-В архитектуру.
РИСЦ-В (изговара се „Риск-Фиве“) је бесплатна архитектура скупа инструкција заснована на хардверу (РИСЦ). За разлику од већине скупова инструкција, РИСЦ-В су бесплатни и отворени и могу се користити у било коју сврху.
Омогућавање било коме да дизајнира, производи и продаје РИСЦ-В чипове и софтвер. Иако није прва отворена архитектура ИСА, али је значајна јер је дизајнирана да буде корисна на широком спектру уређаја.
Ипак тренутно се организација РИСЦ-В фондације бави само архитектуром из комплета упутстава, али се не бави одређеним имплементацијама.
Због тога је рођена ова нова фондација и задатак ЦХИПС савеза је да припреми стандардни дизајн отвореног чипа за мобилне уређаје, рачунарске системе, потрошачку електронику и Интернет ствари.
„Отворена сарадња се више пута показала да помаже индустријама да убрзају тржиште, постигну дугорочно одржавање и створе де фацто стандарде“, рекао је Мике Долан, потпредседник стратешких програма за Линук Фоундатион. "
Као ваш почетни допринос, оснивачи савеза ЦХИПС представили су следеће пројекте за заједнички развој.
СвеРВ Цоре
ово је 32-битни РИСЦ-В процесор који је развио Вестерн Дигитал. Чип ради на фреквенцији од 1,8 ГХз, Изграђен је на архитектури са двоспратним цевоводима са 8 нивоа (двосмерни суперразмера) и дизајниран је за производњу применом 2нм ЦМОС процесне технологије.
Шеме, документација, ЦАД модели, дизајн чипа, микрокод и пуна имплементација на језику Верилог су отворени под лиценцом Апацхе 2.0.
ОмниКстенд
Es мрежни протокол који обезбеђује доследност кеш меморије приликом преноса података преко Етхернета.
ОмниКстенд ће омогућава вам размену порука директно са кеш меморијом процесора и може се користити за повезивање различитих акцелератора, уређаја за складиштење, меморијских уређаја (НВДИММ) и мрежних интерфејса на СоЦ, као и за стварање система са више РИСЦ-В чипова. Пројекат пренео Вестерн Дигитал.
УВМ
Гоогле је пренео примену Универзалне методологије верификације (УВМ) за тестирање стресних оптерећења РИСЦ-В рачунарских елемената и алата за пројектовање
Конкретно, говоримо о прилагодљивом генератору протока инструкција, који се може користити за идентификовање недостатака и уских грла на нивоу архитектуре и микроархитектуре.
Компанија СиФиве, коју су основали креатори РИСЦ-В, припремили су први прототип процесора заснован на РИСЦ-В, уз стварање новог језика за опис хардвера Цхисел заједно са УЦ Беркелеи.
Пренеће РоцкетЦхип СоЦ генератор на пројекат, почетно издање доследног интерфејса ТилеЛинк за повезивање компоненти СоЦ и оквира Дипломаци.
Као део заједничког пројекта, СиФиве ће такође наставити развој језика Цхисел и привремену презентацију ФИРРТЛ-а.
Тренутно, На основу РИСЦ-В спецификације, различите компаније и заједнице под разним бесплатним лиценцама (БСД, МИТ, Апацхе 2.0) развијају 21 варијанту микропроцесорских језгара:
10 СоЦ-ова и 6 чипова који су већ комерцијално доступни (СиФиве ФЕ310-Г000, СиФиве Фреедом У540, ГреенВавес ГАП 8, Кендрите К210, НКСП РВ32М1 и РавенРВ32).
Подршка за РИСЦ-В постоји од издавања Глибц 2.27, бинутилс 2.30, гцц 7 и Линук кернела 4.15.
izvor: https://www.linuxfoundation.org