Пре неколико дана представљен Институт за информационе технологије Кинеске академије наука пројекат КсиангСхан, у којем се развија од 2020 отворени процесор високих перформанси заснован на архитектури скупа инструкција РИСЦ-В (РВ64ГЦ) и чије се перформансе приближавају брзини најновијег СиФиве-овог језгра Перформанце П550.
Према програмерима, РИСЦ-В језгра која леже у основи Ксиангсхан ЦПУ постаће толико популарна међу дизајнерима процесора као што је Линук за оперативне системе. Ксиангсхан ће производити 28-нм процесна технологија тајванског ТСМЦ-а (осим ако Сједињене Државе не уведу санкције) и ово ће бити прва генерација језгара под кодним именом Ианки Лаке.
РИСЦ-В пружа отворен и флексибилан систем машинских упутстава који вам омогућава да креирате микропроцесоре за произвољне апликације без потребе за хонораром или наметањем услова употребе. РИСЦ-В вам омогућава да креирате потпуно отворене СоЦ-ове и процесоре.
Тренутно, на основу РИСЦ-В спецификације, неколико компанија и заједница под различитим бесплатним лиценцама (БСД, МИТ, Апацхе 2.0) развија неколико десетина варијанти већ произведених микропроцесорских језгара, СоЦ-а и чипова.
О КсиангСхан-у
Пројекат је објављен под описом хардверских блокова на језику Длето, који је преведен у Верилог, референтну имплементацију засновану на ФПГА и сликама за симулацију рада чипа у отвореном симулатору Верилог.
„Иако је наш дугорочни циљ да напредујемо бити у складу са [Цортек-] А76, он је још увек у току. Потребна нам је приземна итеративна оптимизација. Сврха агилног развоја није претицање завоја. Искуства која су годинама стекли Интел и Арм, такође морамо полако да акумулирамо.
Такође су доступни описи шема и архитектуре (укупно више од 400 докумената и 50 хиљада редова кода), али већина документације је на кинеском, плус Дебиан се користи као референтни оперативни систем за тестирање имплементације ФПГА.
КсиангСхан тврди да је РИСЦ-В чип са најбољим перформансама, надмашивши СиФиве П550. ФПГА тестирање би требало да буде завршено овог месеца и кодно име "Ианки Лаке" је 8-језгрени прототип чипа који ради на 1,3 ГХз а производи се у ТСМЦ користећи процесну технологију из КСНУМКС нм.
„Надамо се да ће КсиангСхан преживети 30 година“, рекао је Бао, у преводу, у недавној презентацији о пројекту. „Имамо договор да се поново сретнемо за 30 година и да видимо шта ће КсиангСхан постати. Међутим, да би се остварила ова жеља, још увек има много проблема и изазова који се морају решити.
Чип укључује кеш меморију од 2 МБ, меморијски контролер са подршка за ДДР4 меморију (до 32 ГБ РАМ-а) и ПЦИе-3.0-к4 интерфејс.
Перформансе првог чипа у референтној вредности СПЕЦ2006 процењују се на 7 / ГХз, што одговара АРМ Цортек-А72 и Цортек-А73 чиповима.
„Агилни процес дизајна и платформа које смо претходно изградили подржавају развојни тим од више од 20 људи, што је далеко од довољног“, рекао је Бао. „Оно што сада морамо да размотримо је како да изградимо сет стандардизованих, отворених и отворених процеса отвореног кода који могу подржати развој заједнице отвореног кода од 2000 људи.“
До краја године планирана је производња другог прототипа „Јужно језеро“ са побољшаном архитектуром, које ће произвести СМИЦ са 14нм процесном технологијом и повећањем фреквенције на 2 ГХз.
Очекује се да ће други прототип постићи перформансе од 10 / Гхз на СПЕЦ2006 бенчмарку, који је близак АРМ Цортек-А76 и Интел Цоре и9-10900К процесорима, и надмашује СиФиве П550, најбржи РИСЦ-В ЦПУ од 8.65 / Гхз.
И на крају, ако сте заинтересовани да сазнате више о томе, можете погледати изворни код КсиангСхан-а, који је објављен под МуланПСЛ2, на ГитХуб-у.
izvor: https://www.zhihu.com
Претерано су оптимистични иако се још увек тестира с обзиром на чињеницу да је већина документације на кинеском када су је пронашли на енглеском. Међутим, слажем се да ће будућност бити РИСЦ-В.