Një grup entuziastësh (me kontribute nga Pixilica) po zhvillojnë projektin GJ64X, që synon të krijojë një sërë grafikë shtesë 3D dhe udhëzime të përpunimit multimedial që mund të përdoren për të integruar funksionalitetin e GPU në procesorët RISC-V.
Projekti pozicionohet si i lirë, Nuk kërkon honorare dhe kushte përdorimi, duke ju lejuar të krijoni GPU të bazuara në RV64X plotësisht të hapura.
Pixilica bën partnerë me RV64X për të propozuar një seri të re udhëzimesh grafike të dizajnuara për grafikë 3D dhe përpunim mediatik. Mund të jetë një CPU-GPU e shkrirë e ISA-s.
Këto udhëzime të reja bazohen në grupin e udhëzimeve vektoriale të bazës RISC-V. Ata do të shtojnë mbështetje për llojet e reja të të dhënave që janë grafike specifike si shtesa të shtresuara në frymën e kernelit RISC-V ISA.
Rreth RV64X
GJ64X bazohet në udhëzimet vektoriale të RISC-V ISA, të cilat përmirësohen me mbështetjen për llojet e reja të të dhënave dhe shtesat specifike të grafikut.
Për shembull, operacione shtesë janë propozuar për përpunimin e pikseleve (RGBA), pikave (xyzw), elementeve të strukturës (UVW-Texels), vektorëve (operacione me 2-4 elementë), parametrave të materialit, llogaritjeve të ndriçimit, matematikës transcendentale, mbrojtësve të thellësisë (Z - buffer) dhe buffer frame (Framebuffer).
Prototipi i parë GPU e bazuar në RV64X është krijuar për përdorim në mikrokontrollues dhe do të jetë i kufizuar në mbështetjen për grafikën grafike Vulkan, megjithëse me kalimin e kohës, ata premtojnë të shtojnë mbështetje për OpenGL dhe DirectX.
Motivimi kryesor për zhvillim është nevoja për një arkitekturë fleksibël që lejon lidhja e zgjatjeve për të zgjidhur në mënyrë efikase probleme specifike, të tilla si shkurtimi dyfazor i koneve, përdorimi i transformimeve të shpejta Fourier për thellësitë arbitrare të ngjyrave dhe implementimi i pajisjes SLAM.
P.sh. RV64X lejon zbatimin e fazave të veta për tubacionin llogaritës, buffers gjeometrike, pixel dhe kornizë, si dhe krijimin e tessellators tuaj.
Përmendet gjithashtu që me RV64X, prodhuesit e çipave do të jenë në gjendje të përgatisin zgjidhjet që u duhen bazuar në shtyllën ekzistuese, duke u përqëndruar në aftësi të përparuara, pa pasur nevojë të humbin kohë për gjëra të zakonshme.
RV64X po evoluon si një ISA hibride CPU-GPU, duke lejuar krijimin e mikrokontrolluesve grafikë të specializuar dhe procesorëve multicore që kombinojnë bërthama llogaritëse me blloqe për të kryer operacione grafike.
Një procesor që kombinon një bërthamë RISC-V me një bllok GPU duket si një njësi e vetme (pa hartëzim të qartë të GPU) dhe programohet duke përdorur një grup udhëzimesh të unifikuar 64-bit dhe një model SIMD për paralelizmin e shtresës së të dhënave. Arkitektura RV64X është në zhvillim e sipër drejt një zbatimi kompakt dhe efikas që mund të zbatohet në bazë të FPGA dhe ASIC.
Lëvizja me burim të hapur që transformoi zhvillimin e softuerit po fiton terren midis zhvilluesve të pajisjeve. Përpjekjet e hershme të përqendruara në arkitekturën RISC-V po udhëheqin rrugën. Ne i eksplorojmë premtimet dhe grackat e zhvillimit të pajisjeve të hapura në Projektin tonë të ardhshëm Special Open Source.
Ndër tiparet të arkitekturës RV64X përdorimi i një modeli të vetëm të kujtesës gjendet në CPU dhe GPU, i cili eliminon mekanizmat shtesë RPC / IPC për të përkthyer thirrjet midis memorjes GPU dhe CPU kur përpunon operacionet 3D API.
Operacionet standarde grafike mund të implementohen në nivelin e mikrokodit. Mbështetja e krijimit të hijeve personalizues, rasterizatorëve dhe zgjerimeve të gjurmimit të rrezeve. Për më tepër, operacionet vektoriale mund të zbatohen në nivelin e mikrokodit për të zgjidhur problemet e simulimit, vizionit kompjuterik dhe të të mësuarit makinerik.
Zbatimi i referencës RV64X përfshin 1 KB L32 cache për udhëzime dhe të dhëna, 8 KB SRAM për mikrokodin, dekoderi i udhëzimeve, implementimi harduer i grupeve të udhëzimeve RV32V dhe RV64X, dekoduesi i udhëzimeve të zgjatura të përcaktuara nga mikrokodi, njësia logjike aritmetike vektoriale (ALU), skedari i regjistrit 136-bit me 1024 elemente, një njësi speciale e funksionit (SFU), një njësi e strukturës dhe një kornizë rregulluese lokale e konfigurueshme.
Së fundi, nëse doni të dini më shumë rreth saj ju mund të kontrolloni detajet në postimin origjinal. Lidhja është kjo.