kohët e fundit nën mantelin e Fondacionit Linux u formua një projekt i ri, Aleanca CHIPS "Hardware i zakonshëm për ndërfaqet, përpunuesit dhe sistemet"(Hardware i zakonshëm për ndërfaqe, procesorë dhe sisteme), të destinuara për të promovuar sisteme të hapura të pajisjeve dhe zhvillojnë zgjidhje bazuar në arkitekturën RISC-V.
Themeluesit e kësaj projekti i ri "Aleanca CHIPS" ato janë Google, SiFive, Western Digital dhe Esperanto Technologies. Aleanca CHIPS është e destinuar të pozicionohet si një platformë neutrale dhe e pavarur.
Çfarë është Aleanca CHIPS?
Kjo platformë do të lejojë prodhues të ndryshëm të pajisjeve (Pajisje fizike kompjuterash) mund të zhvillojnë projektet e tyre së bashku për të krijuar implementime të hapura të CPU-së dhe sisteme të vetme të çipave (SoC) duke përdorur arkitekturën RISC-V.
RISC-V (shqiptohet "Rreziku-Pesë") është një arkitekturë pa pagesë e udhëzimeve harduer (ISA) e bazuar në një dizajn të ngjashëm me RISC. Ndryshe nga shumica e grupeve të udhëzimeve, RISC-V është falas dhe i hapur dhe mund të përdoret për çdo qëllim.
Lejimi i kujtdo që të projektojë, prodhojë dhe shesë patate të skuqura dhe softuer RISC-V. Ndërsa nuk është arkitektura e parë e hapur ISA, por është domethënëse sepse është krijuar për të qenë e dobishme në një gamë të gjerë pajisjesh.
Megjithëse aktualisht organizata e Fondacionit RISC-V merret vetëm me arkitekturën nga grupi i udhëzimeve, por nuk merret me implementime specifike.
Kjo është arsyeja pse lindi ky fondacion i ri dhe detyra e Aleancës CHIPS është përgatitja e një dizajni standard të hapur të çipave për pajisjet mobile, sistemet kompjuterike, elektronikën e konsumit dhe internetin e gjërave.
"Bashkëpunimi i hapur është treguar në mënyrë të përsëritur për të ndihmuar industritë të përshpejtojnë kohën për të tregtuar, për të arritur mirëmbajtjen afatgjatë dhe për të krijuar standarde de facto," tha Mike Dolan, nënkryetar i programeve strategjike për Fondacionin Linux. "
Si kontributi juaj fillestar, themeluesit e Aleancës CHIPS prezantuan projektet e mëposhtme për zhvillimin e përbashkët.
SweRV Core
kjo është një procesor 32-bit RISC-V i zhvilluar nga Western Digital. Çipi operon në një frekuencë prej 1,8 GHz, Shtë ndërtuar mbi një arkitekturë me tuba trungu të dyfishtë me 8 nivele (super shkallë 2-kahëshe) dhe është projektuar për prodhim duke përdorur teknologjinë e procesit 28nm CMOS.
Skemat, dokumentacioni, modelet CAD, dizajni i çipave, mikrokodi dhe implementimi i plotë në gjuhën Verilog janë të hapura nën licencën Apache 2.0.
OmniXtend
Es një protokoll rrjeti që siguron qëndrueshmëri të cache kur transferon të dhëna përmes Ethernet.
OmniXtend do ju lejon të shkëmbeni mesazhe direkt me memorien e procesorit dhe mund të përdoret për të lidhur akseleratorë të ndryshëm, pajisje ruajtëse, pajisje memorie (NVDIMM) dhe ndërfaqe rrjeti në SoC, si dhe për të krijuar sisteme me shumë patate të skuqura RISC-V. Projekti është transferuar nga Western Digital.
UVM
Google ka transferuar zbatimin e Metodologjisë Universale të Verifikimit (UVM) për testimin e stresit elementet llogaritëse RISC-V dhe mjetet e dizajnit.
Në veçanti, ne po flasim për një gjenerator të rregullueshëm të rrjedhës së udhëzimeve, i cili mund të përdoret për të identifikuar defektet dhe pengesat në nivelin e arkitekturës dhe mikroarkitekturës.
Kompania Pesë, themeluar nga krijuesit e RISC-V ata përgatitën prototipin e parë të një procesori të bazuar në RISC-V, përveç krijimit të një gjuhe të re të përshkrimit të pajisjes Chisel së bashku me UC Berkeley.
Do të transferojë gjeneratorin RocketChip SoC në projekt, lëshimi fillestar i ndërfaqes së qëndrueshme TileLink për të lidhur përbërësit e SoC dhe kornizën e Diplomacisë.
Si pjesë e projektit të përbashkët, SiFive do të vazhdojë gjithashtu zhvillimin e gjuhës Daltë dhe prezantimin e përkohshëm të FIRRTL.
Aktualisht, Bazuar në specifikimin RISC-V, kompani dhe bashkësi të ndryshme nën licenca të ndryshme falas (BSD, MIT, Apache 2.0) po zhvillojnë 21 variante të bërthamave të mikroprocesorit:
10 SoC dhe 6 patate të skuqura tashmë të disponueshme komerciale (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 dhe RavenRV32).
Mbështetja për RISC-V ka ekzistuar që prej publikimit të Glibc 2.27, binutils 2.30, gcc 7 dhe Linux kernel 4.15.
Fuente: https://www.linuxfoundation.org