Pred nekaj dnevi predstavljen Inštitut za informacijsko tehnologijo Kitajske akademije znanosti projekt XiangShan, v katerem se razvija od leta 2020 visoko zmogljiv odprt procesor, ki temelji na arhitekturi nabora navodil RISC-V (RV64GC) in katerega zmogljivost se približuje hitrosti najnovejšega jedra Performance P550 podjetja SiFive.
Po mnenju razvijalcev Jedra RISC-V, na katerih temelji procesor Xiangshan, bodo postala tako priljubljena med oblikovalci procesorjev, kot je Linux za operacijske sisteme. Xiangshan bo izdelan s 28-nanometrsko procesno tehnologijo s strani tajvanskega TSMC (razen če ZDA ne naložijo sankcij) in to bo prva generacija jeder z imenom Yanqi Lake.
RISC-V zagotavlja odprt in prilagodljiv sistem strojnih navodil ki vam omogoča ustvarjanje mikroprocesorjev za poljubne aplikacije, ne da bi vam bilo treba plačati licenčnine ali določiti pogoje uporabe. RISC-V vam omogoča ustvarjanje popolnoma odprtih SoC-jev in procesorjev.
Trenutno na podlagi specifikacije RISC-V več podjetij in skupnosti z različnimi brezplačnimi licencami (BSD, MIT, Apache 2.0) razvija več deset različic že izdelanih mikroprocesorskih jeder, SoC-jev in čipov.
O XiangShanu
Projekt je bil objavljen pod opisom strojnih blokov v jeziku Dleto, ki je preveden v Verilog, referenčno izvedbo, ki temelji na FPGA in slikah za simulacijo delovanja čipa v odprtem simulatorju Verilog.
„Čeprav je naš dolgoročni cilj v prihodnosti biti v skladu s [Cortex-] A76, je še vedno v teku. Potrebujemo zemeljsko iterativno optimizacijo. Namen gibčnega razvoja ni prehitevanje kota. Izkušnje, ki sta jih z leti nabirala Intel in Arm, moramo nabirati tudi počasi.
Na voljo so tudi opisi shem in arhitekture (skupaj več kot 400 dokumentov in 50 tisoč vrstic kode), vendar je večina dokumentacije v kitajščini, poleg tega pa se Debian uporablja kot referenčni operacijski sistem za testiranje izvajanja FPGA.
XiangShan trdi, da je najučinkovitejši čip RISC-V, ki presega SiFive P550. Testiranje FPGA naj bi se končalo ta mesec in kodno ime "Yanqi Lake" je 8-jedrni prototipni čip, ki deluje na 1,3 GHz in je izdelan v TSMC z uporabo procesne tehnologije podjetja 28 nm.
"Upamo, da bo XiangShan preživel 30 let," je v prevodu dejal Bao v nedavni predstavitvi projekta. »Dogovorili smo se, da se čez 30 let ponovno sestanemo in nato vidimo, kaj bo XiangShan postal. Vendar pa je za uresničitev te želje treba rešiti še veliko težav in izzivov.
Čip vključuje 2 MB predpomnilnika, pomnilniški krmilnik z podpora za pomnilnik DDR4 (do 32 GB RAM-a) in vmesnik PCIe-3.0-x4.
Uspešnost prvega čipa v merilu SPEC2006 je ocenjena na 7 / Ghz, kar ustreza čipom ARM Cortex-A72 in Cortex-A73.
"Agilni postopek oblikovanja in platforma, ki smo jih zgradili, podpirajo razvojno skupino z več kot 20 ljudmi, kar še zdaleč ni dovolj," je dejal Bao. "Zdaj moramo razmisliti o tem, kako zgraditi nabor standardiziranih, odprtih in odprtokodnih odprtokodnih procesov, ki lahko podpirajo razvoj odprtokodne skupnosti z 2000 ljudmi."
Do konca leta je predvidena izdelava drugega prototipa "Južno jezero" z izboljšano arhitekturo, ki ga bo izdelal SMIC s procesno tehnologijo 14nm in frekvenco, povečano na 2 GHz.
Pričakuje se, da bo drugi prototip dosegel zmogljivost 10 / Ghz na merilu SPEC2006, ki je blizu procesorjema ARM Cortex-A76 in Intel Core i9-10900K, in presega SiFive P550, najhitrejši RISC-V CPU s hitrostjo 8.65 / Ghz.
Nazadnje, če vas zanima več o tem, si lahko ogledate izvorno kodo XiangShan, ki je bila objavljena pod MulanPSL2, na GitHub.
So preveč optimistični, čeprav je še vedno na preizkušnji in glede na dejstvo, da je večina dokumentacije v kitajščini, ko so jo našli v angleščini. Vendar se strinjam, da bo prihodnost RISC-V.