Recientemente pod plášťom Linux Foundation vznikol nový projekt, CHIPS Alliance "Spoločný hardvér pre rozhrania, procesory a systémy"(Spoločný hardvér pre rozhrania, procesory a systémy) zamerané na podporu otvorených hardvérových systémov a vyvíjať riešenia založené na architektúre RISC-V.
Zakladatelia tohto nový projekt „CHIPS Alliance“ Sú to Google, SiFive, Western Digital a Esperanto Technologies. CHIPS Alliance je určená na to, aby sa umiestnila ako neutrálna a nezávislá platforma.
Čo je to CHIPS Alliance?
Táto platforma umožní rôznym výrobcom zariadení (Hardvér) môžu spoločne rozvíjať svoje projekty a vytvárať otvorené implementácie CPU pripravené na okamžité použitie a jednočipové systémy (SoC) využívajúce architektúru RISC-V.
RISC-V (vyslovuje sa „Risk-Five“) je architektúra bezplatnej hardvérovej inštrukčnej sady (ISA) založená na dizajne podobnom RISC. Na rozdiel od väčšiny inštrukčných sád sú RISC-V bezplatné a otvorené a dajú sa použiť na akýkoľvek účel.
Umožniť komukoľvek navrhnúť, vyrobiť a predať čipy a softvér RISC-V. Nejde síce o prvú otvorenú architektúru ISA, ale je významná, pretože je navrhnutá tak, aby bola užitočná pre širokú škálu zariadení.
Predsa v súčasnosti sa organizácia nadácie RISC-V venuje iba architektúre zo sady inštrukcií, ale nezaoberá sa konkrétnymi implementáciami.
Preto sa zrodil tento nový základ a úloha Aliancie CHIPS je pripraviť štandardný otvorený design čipu pre mobilné zariadenia, počítačové systémy, spotrebnú elektroniku a internet vecí.
„Ukázalo sa, že otvorená spolupráca opakovane pomáha odvetviam urýchliť uvedenie na trh, dosiahnuť dlhodobú údržbu a vytvoriť de facto štandardy,“ uviedol Mike Dolan, viceprezident strategických programov pre Linux Foundation. „
Ako váš počiatočný príspevok zakladatelia Aliancie CHIPS predstavili nasledujúce projekty spoločného rozvoja.
Jadro SweRV
toto je 32-bitový procesor RISC-V vyvinutý spoločnosťou Western Digital. Čip pracuje na frekvencii 1,8 GHz, Je postavený na architektúre s 8-úrovňovými dvojkanálovými potrubiami (2-smerná superscale) a je určený na výrobu pomocou 28nm procesnej technológie CMOS.
Schémy, dokumentácia, modely CAD, návrh čipov, mikrokód a úplná implementácia v jazyku Verilog sú otvorené v rámci licencie Apache 2.0.
OmniXtend
Es sieťový protokol, ktorý poskytuje konzistenciu medzipamäte pri prenose údajov cez Ethernet.
OmniXtend bude umožňuje výmenu správ priamo s vyrovnávacou pamäťou procesora a možno ich použiť na pripojenie rôznych akcelerátorov, pamäťových zariadení, pamäťových zariadení (NVDIMM) a sieťových rozhraní k SoC, ako aj na vytvorenie systémov s viacerými čipmi RISC-V. Projekt prevedený spoločnosťou Western Digital.
UVM
Google preniesol implementáciu metodiky univerzálneho overovania (UVM) pre záťažové testovanie výpočtových prvkov RISC-V a návrhových nástrojov.
Hovoríme najmä o prispôsobiteľnom generátore toku inštrukcií, ktorým je možné identifikovať chyby a úzke miesta na úrovni architektúry a mikroarchitektúry.
Spoločnosť áno päť, založené tvorcami RISC-V, pripravili prvý prototyp procesora založeného na RISC-V a okrem toho spolu s UC Berkeley vytvorili nový jazyk pre popis hardvéru Chisel.
Prenesie generátor Socket RocketChip do projektu, prvé vydanie konzistentného rozhrania TileLink na prepojenie komponentov SoC a rámca diplomacie.
V rámci spoločného projektu bude SiFive pokračovať aj vo vývoji jazyka Chisel a v dočasnej prezentácii FIRRTL.
V súčasnej dobe, Na základe špecifikácie RISC-V vyvíjajú rôzne spoločnosti a komunity na základe rôznych bezplatných licencií (BSD, MIT, Apache 2.0) 21 variantov mikroprocesorových jadier:
10 SoC a 6 čipov už komerčne dostupných (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 a RavenRV32).
Podpora RISC-V existuje už od vydaní Glibc 2.27, binutils 2.30, gcc 7 a linuxového jadra 4.15.
Fuente: https://www.linuxfoundation.org