CHIPS Alliance, o alianță pentru promovarea cipurilor deschise și a SoC-urilor

chips alliance fundație linux

recent sub manta Fundației Linux s-a format un nou proiect, CHIPS Alliance Hardware comun pentru interfețe, procesoare și sisteme"(Hardware comun pentru interfețe, procesoare și sisteme), destinat promovării sistemelor hardware deschise și dezvoltați soluții bazate pe arhitectura RISC-V.

Fondatorii acestui lucru nou proiect "CHIPS Alliance" acestea sunt tehnologiile Google, SiFive, Western Digital și Esperanto. CHIPS Alliance este destinat să se poziționeze ca o platformă neutră și independentă.

Ce este Alianța CHIPS?

Această platformă va permite diferiților producători de echipamente (hardware) își pot dezvolta proiectele împreună pentru a crea implementări deschise ale procesorului și sisteme cu un singur cip (SoC) care utilizează arhitectura RISC-V.

RISC-V (pronunțat „Risk-Five”) este o arhitectură gratuită de seturi de instrucțiuni bazate pe hardware (ISA) cu un design asemănător cu RISC. Spre deosebire de majoritatea seturilor de instrucțiuni, RISC-V este gratuit și deschis și poate fi utilizat în orice scop.

Permițând oricui să proiecteze, să fabrice și să vândă cipuri și software RISC-V. Deși nu este prima arhitectură deschisă ISA, dar este semnificativă, deoarece este concepută pentru a fi utilă pe o gamă largă de dispozitive.

Deşi în prezent organizarea Fundației RISC-V se ocupă doar de arhitectură din setul de instrucțiuni, dar nu se ocupă de implementări specifice.

De aceea s-a născut această nouă fundație și sarcina Alianței CHIPS este de a pregăti un design standard de cip deschis pentru dispozitive mobile, sisteme de calculatoare, electronice de larg consum și internetul obiectelor.

„S-a demonstrat în mod repetat că colaborarea deschisă ajută industriile să accelereze introducerea pe piață, să realizeze întreținerea pe termen lung și să creeze standarde de facto”, a declarat Mike Dolan, vicepreședinte al programelor strategice pentru Linux Foundation. "

Ca contribuție inițială, fondatorii Alianței CHIPS au prezentat următoarele proiecte pentru dezvoltarea comună.

jetoane de alianță

SweRV Core

acest este un procesor RISC-V pe 32 de biți dezvoltat de Western Digital. Cipul funcționează la o frecvență de 1,8 GHz, Este construit pe o arhitectură cu conducte duale cu 8 nivele (superscală cu 2 căi) și este proiectat pentru producție utilizând tehnologia de proces CMOS de 28nm.

Schemele, documentația, modelele CAD, proiectarea cipurilor, microcodul și implementarea completă în limbajul Verilog sunt deschise sub licența Apache 2.0.

OmniXtend

Es un protocol de rețea care oferă consistență cache când se transferă date prin Ethernet.

OmniXtend va vă permite să schimbați mesaje direct cu memoria cache a procesorului și poate fi utilizat pentru a conecta diverse acceleratoare, dispozitive de stocare, dispozitive de memorie (NVDIMM) și interfețe de rețea la SoC, precum și pentru a crea sisteme cu mai multe cipuri RISC-V. Proiect transferat de Western Digital.

UVM

Google a transferat implementarea Metodologiei de verificare universală (UVM) pentru testarea stresului elemente de calcul RISC-V și instrumente de proiectare.

În special, vorbim despre un generator de flux de instrucțiuni personalizabil, care poate fi utilizat pentru a identifica defectele și blocajele la nivelul arhitecturii și microarhitecturii.

Compania SiCinci, fondat de creatorii RISC-V, au pregătit primul prototip al unui procesor bazat pe RISC-V, pe lângă crearea unui nou limbaj de descriere hardware Chisel împreună cu UC Berkeley.

Va transfera generatorul RocketChip SoC în proiect, lansarea inițială a interfeței TileLink consistente pentru a lega componentele SoC și cadrul Diplomatie.

Ca parte a proiectului comun, SiFive va continua, de asemenea, dezvoltarea limbajului daltă și prezentarea intermediară a FIRRTL.

În prezent, Pe baza specificației RISC-V, diferite companii și comunități sub diferite licențe gratuite (BSD, MIT, Apache 2.0) dezvoltă 21 de variante de nuclee de microprocesor:

10 SoC-uri și 6 cipuri deja disponibile comercial (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 și RavenRV32).

Suportul pentru RISC-V a existat de la lansările Glibc 2.27, binutils 2.30, gcc 7 și kernel-ul Linux 4.15.

Fuente: https://www.linuxfoundation.org


Lasă comentariul tău

Adresa ta de email nu va fi publicată. Câmpurile obligatorii sunt marcate cu *

*

*

  1. Responsabil pentru date: AB Internet Networks 2008 SL
  2. Scopul datelor: Control SPAM, gestionarea comentariilor.
  3. Legitimare: consimțământul dvs.
  4. Comunicarea datelor: datele nu vor fi comunicate terților decât prin obligație legală.
  5. Stocarea datelor: bază de date găzduită de Occentus Networks (UE)
  6. Drepturi: în orice moment vă puteți limita, recupera și șterge informațiile.