Kilka dni temu poinformowano, że ogłosił utworzenie konsorcjum UCIe (Universal Chiplet Interconnect Express), którego celem jest opracowanie otwartych specyfikacji i tworzą ekosystem dla technologii chiplet.
Intel, AMD, ARM, Qualcomm, Samsung, ASE (Advanced Semiconductor Engineering), Google Cloud, Meta/Facebook, Microsoft i Taiwan Semiconductor Manufacturing Company dołączyły do inicjatywy technologii chiplet.
Zwrócono uwagę opinii publicznej na otwartą specyfikację UCIe 1.0, która standaryzuje metody łączenia układów scalonych na wspólnej podstawie, stosie protokołów, modelu oprogramowania i procesie testowania. Spośród interfejsów do łączenia chipsetów ogłoszono obsługę PCIe (PCI Express) i CXL (Compute Express Link).
chiplety pozwalają tworzyć kombinowane hybrydowe układy scalone (moduły wielochipowe) składające się z niezależnych bloków półprzewodnikowych, które nie są powiązane z producentem i łączą się ze sobą za pośrednictwem standardowego szybkiego interfejsu UCIe.
Do opracowania specjalistycznego rozwiązania, np. stworzenia procesora z wbudowanym akceleratorem do uczenia maszynowego lub przetwarzania operacji sieciowych, przy wykorzystaniu UCIe wystarczy wykorzystać istniejące chipsety z rdzeniami procesora lub akceleratory oferowane przez różnych producentów.
Jeśli nie ma standardowych rozwiązań, możesz stworzyć własny chiplet z niezbędną funkcjonalnością, korzystając z wygodnych dla Ciebie technologii i rozwiązań.
„AMD z dumą kontynuuje swoją długą tradycję wspierania standardów branżowych, które umożliwiają innowacyjne rozwiązania spełniające zmieniające się potrzeby naszych klientów. Jesteśmy liderem w technologii chipletów i cieszymy się z ekosystemu chipletów od wielu dostawców, który umożliwia konfigurowalną integrację z innymi firmami” — powiedział Mark Papermaster, wiceprezes wykonawczy i dyrektor techniczny AMD. „Standard UCIe będzie kluczowym czynnikiem stymulującym innowacyjność systemów, polegającą na heterogenicznych silnikach obliczeniowych i akceleratorach, które pozwolą uzyskać najlepsze zoptymalizowane rozwiązania pod względem wydajności, kosztów i efektywności energetycznej. »
Po tym wystarczy połączyć wybrane żetony za pomocą wzoru bloków w stylu budowniczych LEGO (Proponowana technologia przypomina nieco wykorzystanie płyt PCIe do komponowania wypełnienia komputera, ale tylko na poziomie układów scalonych). Wymiana danych i interakcja między chipsetami odbywa się przez interfejs UCIe wysoka prędkość, a paradygmat system-on-package (SoP) jest używany do projektowania bloków zamiast system-on-chip (SoC, system-on-chip).
W porównaniu z SoC, technologia chiplet umożliwia tworzenie bloków półprzewodnikowych wielokrotnego użytku i wymiennych, które można wykorzystać w różnych urządzeniach, znacznie obniżając koszty rozwoju chipów.
Systemy oparte na chipletach mogą łączyć różne architektury i procesy produkcyjne; Ponieważ każdy chiplet działa oddzielnie, łącząc się przez standardowe interfejsy, bloki o różnych architekturach zestawów instrukcji (ISA), takie jak RISC-V, ARM i x86, można połączyć w jeden produkt. Zastosowanie chipletów również upraszcza testowanie: każdy chiplet można przetestować osobno na etapie przed integracją w gotowe rozwiązanie.
Park Cheolmina, wiceprezes zespołu planowania produktów pamięcifirmy Samsung Electronics, powiedział:
„Samsung przewiduje, że technologia chiplet będzie potrzebna do poprawy wydajności systemów obliczeniowych w miarę rozwoju węzłów obliczeniowych, przy czym macierze w każdej szafie prawdopodobnie komunikują się za pomocą jednego języka.
Mamy nadzieję, że konsorcjum UCIe przyczyni się do rozwoju dynamicznego ekosystemu chipletów i ustanowi realne, otwarte standardy i ramy interfejsów dla całej branży. Jako wszechstronny dostawca rozwiązań odlewniczych, logicznych i pamięciowych, Samsung planuje pokierować wysiłkami konsorcjum w celu dalszej identyfikacji najlepszych sposobów poprawy wydajności systemu przy użyciu technologii chiplet.
Wreszcie, jeśli chcesz dowiedzieć się więcej na ten temat, możesz zapoznać się ze szczegółami poniżej link