Kilka dni temu ogłoszono wydanie projektu CoreBoot 4.16, w którym w tworzeniu nowej wersji uczestniczyło około 170 programistów i którzy przygotowali 1770 zmian.
Dla tych, którzy nie są zaznajomieni z CoreBoot, powinieneś wiedzieć, że tak otwarta alternatywa dla tradycyjnego podstawowego systemu we / wy (BIOS), który był już na komputerach z systemem MS-DOS 80 i zastąpiono go UEFI (Unified Extensible). CoreBoot jest również darmowym, zastrzeżonym analogiem oprogramowania układowego i jest dostępny do pełnej weryfikacji i audytu. CoreBoot jest używany jako podstawowe oprogramowanie sprzętowe do inicjalizacji sprzętu i koordynacji rozruchu.
Zawiera inicjalizację układu graficznego, PCIe, SATA, USB, RS232. Jednocześnie komponenty binarne FSP 2.0 (Intel Firmware Support Package) i binarne oprogramowanie układowe dla podsystemu Intel ME, które są wymagane do zainicjowania i uruchomienia procesora i chipsetu, są zintegrowane z CoreBoot.
Główne nowe funkcje CoreBoot 4.16
W nowej prezentowanej wersji podkreślono, że dodano obsługę 33 płyt głównych, z których 22 są używane w urządzeniach z Chrome OS lub serwerach Google.
Wśród płyt, które otrzymały wsparcie i nie pochodzą od Google, możemy znaleźć następujące
- Acer Aspire VN7-572G
- amd chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Emulacja QEMU power9
- Wiceprezes Intel Alderlake-N
- atlas prodrive
- Star Labs Star Labs StarBook Mk V (i3-1115G4 i i7-1165G7)
- System76 spojrzenie16 3050, 3060 i 3060-b
Co więcej, możemy to znaleźćDodano opcję wyłączenia podsystemu IME (Intel Management Engine), który jest dostarczany z większością nowoczesnych płyt głównych z procesorami Intel i jest zaimplementowany jako osobny mikroprocesor, który działa niezależnie od procesora i wykonuje zadania, które powinny być oddzielone od systemu operacyjnego. Takich jak przetwarzanie treści chronionych (DRM), implementacja modułów TPM (Trusted Platform Module) oraz interfejsy niskiego poziomu do monitorowania i sterowania urządzeniami.
Aby wyłączyć IME w systemach z procesorami z rodziny Skylake do Alder Lake, użyj parametru me_state w CMOS, przypisując wartość 1, która wyłączy silnik. Aby zmienić stan CSME za pomocą CMOS, dodano metodę „.enable”, której stan odpowiada parametrowi me_state.
Kolejną ze zmian, które wyróżniają się w tej nowej wersji, jest to, że dodany konfigurator coreboot, u Prosty GUI do zmiany ustawień CMOS w Coreboot CBFS za pomocą narzędzia nvramtool.
Możemy to również znaleźć dodano narzędzie apcb_v3_edit do edycji plików binarnych APCB V3 (blok dostosowywania AMD PSP) i zastąp je maksymalnie 16 SPD (wykrywanie obecności szeregowej).
Submoduły amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs i vboot zostały zaktualizowane, a kod do konfiguracji LAPIC (Local Advanced Programmable Interrupt Controller) został przeniesiony do MP init.
Z drugiej strony jest to podkreślone dodano obsługę sekwencji ucieczki ANSI w celu podkreślenia ważnych zdarzeń, takich jak błędy i ostrzeżenia podczas logowania do konsoli interaktywnej oraz zaimplementowana funkcja cbmem_dump_console, podobna do cbmem_dump_console_to_uart, ale działająca z normalnie skonfigurowanymi konsolami.
Z innych zmian które wyróżniają się na tle nowej wersji:
- Usunięto obsługę płyt głównych Google Corsola, Nasher i Stryke.
- Dodano obsługę procesora Power9 i AMD Sabrina SoC.
- Ustawienia obrazu na żywo dostosowane do pracy z dystrybucją NixOS 21.11. Pakiet iasl został przestarzały i zastąpiony przez acpica-tools.
- Bootloader U-Boot został zaktualizowany do wersji 2021.10.
- Dodano obsługę systemów z więcej niż 128 rdzeniami procesora.
- Dodano sterownik czujników zbliżeniowych Semtech sx9360 SAR stosowanych w urządzeniach Samsung.
- Dodano sterownik dla sterowników SD SGenesys Logic GL9750 używanych w
- Chromebooki.
- Dodano obsługę kontrolerów Realtek RT8125 Ethernet.
- Dodano sterownik dla Fibocom 5G WWAN ACPI.
- Dodano obsługę mieszanych topologii pamięci podczas korzystania z DDR4.
- Dodano obsługę specyfikacji FSP 2.3 (Flexible Software Package).
- Przeprojektowany kod do obliczania skrótów stosowanych w weryfikacji i ocenie stanu CBFS
- Dodano obsługę technologii PCI-e Resizable BAR (Base Address Registers), która umożliwia procesorowi dostęp do całej pamięci wideo karty PCI.
Ponadto udostępniono plan przejścia z wersji 4.18 do czwartej edycji mechanizmu alokacji zasobów (RESOURCE_ALLOCATOR_V4), który dodaje obsługę manipulowania wieloma zakresami zasobów, wykorzystując całą przestrzeń adresową i alokując pamięć w wyższych obszarach do 4 GB.
W oczekiwanym na listopad wydaniu Coreboot 4.18 planowane jest również wycofanie klasycznego mechanizmu inicjalizacji wieloprocesorowej (LEGACY_SMP_INIT), który został zastąpiony kodem inicjującym PARALLEL_MP.
Jeśli chcesz dowiedzieć się więcej o tej nowej wersji, możesz zapoznać się ze szczegółami W poniższym linku.
Pobierz CoreBoot
Wreszcie, dla tych, którzy są zainteresowani uzyskaniem nowej wersji CoreBoot mogą to zrobić w swojej sekcji pobierania, które można znaleźć na oficjalnej stronie projektu.
Oprócz tego będą mogli znaleźć w nim dokumentację i więcej informacji o projekcie.