Nylig under kappen til Linux Foundation ble det dannet et nytt prosjekt, CHIPS Alliance "Vanlig maskinvare for grensesnitt, prosessorer og systemer"(Vanlig maskinvare for grensesnitt, prosessorer og systemer), ment å markedsføre åpne maskinvaresystemer og utvikle løsninger basert på RISC-V-arkitekturen.
Grunnleggerne av dette nytt prosjekt "CHIPS Alliance" de er Google, SiFive, Western Digital og Esperanto Technologies. CHIPS Alliance er bestemt til å posisjonere seg som en nøytral og uavhengig plattform.
Hva er CHIPS Alliance?
Denne plattformen vil tillate forskjellige utstyrsprodusenter (Maskinvare) kan utvikle prosjektene sine sammen for å lage åpne CPU-implementeringer og single chip-systemer (SoC) ved bruk av RISC-V-arkitekturen.
RISC-V (uttales "Risk-Five") er en gratis maskinvareinstruksjonsarkitektur (ISA) basert på en RISC-lignende design. I motsetning til de fleste instruksjonssett, er RISC-V gratis og åpen og kan brukes til alle formål.
Tillater hvem som helst å designe, produsere og selge RISC-V sjetonger og programvare. Selv om det ikke er den første åpne arkitektur-ISA, men det er viktig fordi den er designet for å være nyttig på et bredt spekter av enheter.
Selv om For tiden arbeider organisasjonen av RISC-V Foundation bare med arkitektur fra instruksjonssettet, men det tar ikke for seg spesifikke implementeringer.
Derfor ble denne nye stiftelsen født og oppgaven til CHIPS Alliance er å utarbeide en standard åpen chipdesign for mobile enheter, datasystemer, forbrukerelektronikk og Internett av ting.
"Åpent samarbeid har gjentatte ganger vist seg å hjelpe bransjer å få fart på tiden til markedet, oppnå langsiktig vedlikehold og skape de facto standarder," sa Mike Dolan, visepresident for strategiske programmer for Linux Foundation. "
Som ditt første bidrag, grunnleggerne av CHIPS Alliance presenterte følgende prosjekter for felles utvikling.
SweRV kjerne
Dette er en 32-biters RISC-V-prosessor utviklet av Western Digital. Brikken opererer med en frekvens på 1,8 GHz, Den er bygget på en arkitektur med 8-trinns dobbeltrørledninger (2-veis overskala) og er designet for produksjon ved bruk av 28nm CMOS-prosesssteknologi.
Skjemaer, dokumentasjon, CAD-modeller, chipdesign, mikrokode og full implementering på Verilog-språket er åpen under Apache 2.0-lisensen.
OmniXtend
Es en nettverksprotokoll som gir hurtigbufferkonsistens når du overfører data over Ethernet.
OmniXtend vil lar deg utveksle meldinger direkte med prosessorbufferen og kan brukes til å koble forskjellige akseleratorer, lagringsenheter, minneenheter (NVDIMM) og nettverksgrensesnitt til SoC, samt å lage systemer med flere RISC-V-brikker. Prosjekt overført av Western Digital.
UVM
Google har overført implementeringen av Universal Verification Methodology (UVM) for stresstesting av RISC-V databehandlingselementer og designverktøy.
Spesielt snakker vi om en tilpassbar instruksjonsflytgenerator, som kan brukes til å identifisere feil og flaskehalser på arkitektur- og mikroarkitekturnivå.
Selskapet JaFem, grunnlagt av skaperne av RISC-V, forberedte de den første prototypen av en prosessor basert på RISC-V, i tillegg til å lage et nytt maskinvarebeskrivelsesspråk Meisel sammen med UC Berkeley.
Vil overføre RocketChip SoC-generatoren til prosjektet, den første utgivelsen av det konsistente TileLink-grensesnittet for å koble SoC-komponentene og Diplomacy-rammeverket.
Som en del av fellesprosjektet vil SiFive også fortsette utviklingen av meiselspråket og den foreløpige presentasjonen av FIRRTL.
Tiden, Basert på RISC-V-spesifikasjonen, utvikler forskjellige selskaper og lokalsamfunn under forskjellige gratis lisenser (BSD, MIT, Apache 2.0) 21 varianter av mikroprosessorkjerner:
10 SoC-er og 6 sjetonger er allerede kommersielt tilgjengelige (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 og RavenRV32).
Støtte for RISC-V har eksistert siden utgivelsene av Glibc 2.27, binutils 2.30, gcc 7 og Linux-kjernen 4.15.
Fuente: https://www.linuxfoundation.org