Onlangs onder de mantel van de Linux Foundation werd een nieuw project gevormd, de CHIPS Alliance "Gangbare hardware voor interfaces, processors en systemen'(Gangbare hardware voor interfaces, processors en systemen), bedoeld om open hardwaresystemen te promoten en oplossingen ontwikkelen op basis van de RISC-V-architectuur.
De oprichters hiervan nieuw project "CHIPS Alliance" het zijn Google, SiFive, Western Digital en Esperanto Technologies CHIPS Alliance is voorbestemd om zichzelf te positioneren als een neutraal en onafhankelijk platform.
Wat is de CHIPS Alliance?
Dit platform zal verschillende fabrikanten van apparatuur toestaan (hardware) kunnen hun projecten samen ontwikkelen om open CPU-out-of-the-box implementaties te creëren en systemen met één chip (SoC) die de RISC-V-architectuur gebruiken.
RISC-V (uitgesproken als "Risk-Five") is een gratis hardware-instructiesetarchitectuur (ISA) op basis van een RISC-achtig ontwerp. In tegenstelling tot de meeste instructiesets, is RISC-V's gratis en open en kunnen ze voor elk doel worden gebruikt.
Iedereen in staat stellen RISC-V-chips en -software te ontwerpen, produceren en verkopen. Hoewel het niet de eerste ISA met open architectuur is, is het belangrijk omdat het is ontworpen om bruikbaar te zijn op een breed scala aan apparaten.
Hoewel momenteel houdt de organisatie van de RISC-V Foundation zich alleen bezig met architectuur uit de instructieset, maar het behandelt geen specifieke implementaties.
Daarom is deze nieuwe stichting geboren en de taak van de CHIPS Alliance is het voorbereiden van een standaard open chip-ontwerp voor mobiele apparaten, computersystemen, consumentenelektronica en het internet der dingen.
"Er is herhaaldelijk aangetoond dat open samenwerking industrieën helpt de time-to-market te versnellen, onderhoud op lange termijn te realiseren en de facto standaarden te creëren", aldus Mike Dolan, vice-president van strategische programma's voor de Linux Foundation.
Als uw eerste bijdrage, de oprichters van de CHIPS Alliance presenteerden de volgende projecten voor gezamenlijke ontwikkeling.
SweRV-kern
Oosten is een 32-bits RISC-V-processor ontwikkeld door Western Digital De chip werkt op een frequentie van 1,8 GHz, Het is gebouwd op een architectuur met dubbele trunk-pijplijnen met 8 niveaus (2-way superscale) en is ontworpen voor productie met behulp van 28nm CMOS-procestechnologie.
Schema's, documentatie, CAD-modellen, chipontwerp, microcode en volledige implementatie in de Verilog-taal zijn open onder de Apache 2.0-licentie.
OmniXtend
Es een netwerkprotocol dat zorgt voor consistentie in de cache bij het overdragen van gegevens via Ethernet.
OmniXtend zal stelt u in staat om direct berichten uit te wisselen met de processorcache en kan worden gebruikt om verschillende versnellers, opslagapparaten, geheugenapparaten (NVDIMM's) en netwerkinterfaces aan te sluiten op de SoC, en om systemen te creëren met meerdere RISC-V-chips. Project overgedragen door Western Digital.
UVM
Google heeft de implementatie van de universele verificatiemethode overgedragen (UVM) voor stresstests RISC-V-rekenelementen en ontwerptools.
We hebben het in het bijzonder over een aanpasbare instructiestroomgenerator, die kan worden gebruikt om gebreken en knelpunten op architectuur- en microarchitectuurniveau te identificeren.
Het bedrijf Zestig, opgericht door de makers van RISC-V hebben ze het eerste prototype voorbereid van een processor op basis van RISC-V, naast het creëren van een nieuwe hardwarebeschrijvingstaal Chisel samen met UC Berkeley.
Zal de RocketChip SoC-generator naar het project overbrengen, de eerste release van de consistente TileLink-interface om de SoC-componenten en het Diplomacy-framework te koppelen.
Als onderdeel van het gezamenlijke project zal SiFive ook de ontwikkeling van de beitel-taal en de tussentijdse presentatie van de FIRRTL voortzetten.
nog, Op basis van de RISC-V-specificatie ontwikkelen verschillende bedrijven en gemeenschappen onder verschillende gratis licenties (BSD, MIT, Apache 2.0) 21 varianten van microprocessorkernen:
10 SoC's en 6 chips die al in de handel verkrijgbaar zijn (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 en RavenRV32).
Ondersteuning voor RISC-V bestaat al sinds de uitgave van Glibc 2.27, binutils 2.30, gcc 7 en de Linux-kernel 4.15.
bron: https://www.linuxfoundation.org