OpenTitan is het eerste open source-project dat een hoogwaardig, transparant referentieontwerp heeft gemaakt
Eind vorig jaar deelden we hier op de blog over het OpenTitan-project gemaakt door Google en destijds G+D Mobile Security, Nuvoton Technology en Western Digital en nu heeft Google aangekondigd dat het OpenTitan-project is afgerond.
Ermee na het doorlopen van de stadia van ontwikkeling, testen en verificatie van RTL-schema's (Register Transfer Level) en beschrijvingen van hardwareblokken in de SystemVerilog-taal, is Google van mening dat het project geschikt is voor het logische ontwerp van het platform om een fysieke chip te bouwen en het is bevroren verklaard tegen verdere wijzigingen.
OpenTitan is gepositioneerd als een onafhankelijk samenwerkingsproject en is ontwikkeld onder auspiciën van de non-profitorganisatie lowRISC, die toezicht houdt op de ontwikkeling van een gratis microprocessor op basis van de RISC-V-architectuur. Naast Google en lowRISC zijn Western Digital, Seagate, Nuvoton Technology, Winbond, Rivos, zeroRISC en G+D Mobile Security, evenals ETH Zurich, bij de ontwikkeling betrokken.
Voor degenen die OpenTitan niet kennen, dat zou je moeten weten is een Root of Trust-platform (ROT) die waar nodig kan worden gebruikt om de integriteit van systeemhardware en -software-elementen te waarborgen, ervoor te zorgen dat er niet met kritieke delen van het systeem is geknoeid en gebaseerd is op een geverifieerd systeem en een gezaghebbende codemaker.
We zijn verheugd aan te kondigen dat de coalitie OpenTitan® heeft met succes een belangrijke mijlpaal bereikt: de RTL-bevriezing van zijn eerste technische voorbeeldpitch-kandidaat ! Een momentopname van onze hoogwaardige, open-source siliciumhardware-implementatie is vrijgegeven voor synthese, ontwerp en fabricage. We verwachten dat engineering-sample-chips eind 2023 beschikbaar zullen zijn voor laboratoriumtests en evaluatie.
Het project biedt een kant-en-klaar, getest en betrouwbaar raamwerk waarmee u de geloofwaardigheid van uw oplossingen kunt vergroten en de kosten kunt verlagen bij de ontwikkeling van gespecialiseerde beveiligingschips.
Op OpenTitan gebaseerde chips kunnen worden gebruikt in server-moederborden, netwerkkaarten, consumentenapparaten, routers, IoT-apparaten om firmware en downloadbare componenten te verifiërenevenals het genereren van cryptografisch unieke systeem-ID's (bescherming tegen vervanging van apparatuur), het beschermen van cryptografische sleutels (sleutelisolatie als een aanvaller fysieke toegang krijgt tot de apparatuur), het leveren van beveiligingsgerelateerde services en het onderhouden van een geïsoleerde audittrail die niet kan worden bewerkt of verwijderd.
OpenTitan bevat verschillende logische blokken die nodig zijn in RoT-chips, als een open microprocessor gebaseerd op RISC-V-architectuur (RV32IMCB Ibex), cryptografische coprocessors, een hardware generator voor willekeurige getallen, een DICE-enabled key manager, een veilige opslag-engine voor willekeurig toegankelijk geheugen, beveiligingstechnologieën, I/O-blokken, veilige opstarttools, enz.
Het apparaat biedt ook blokken die generieke coderingsalgoritmen implementeren, zoals AES en HMAC-SHA256, en een wiskundige versneller die wordt gebruikt in algoritmen voor digitale handtekeningen met openbare sleutels, zoals RSA en elliptische curve-algoritmen.
De oplossingen gebruikt in OpenTitan is gebaseerd op technologieën die al worden gebruikt in de cryptografische USB-tokens en TPM-chips van Google. Titan om ervoor te zorgen dat geverifieerde downloads worden geïnstalleerd op infrastructuurservers van Google, evenals op Chromebook- en Pixel-apparaten.
Tegelijkertijd is OpenTitan, in tegenstelling tot bestaande Root of Trust-implementaties, ontwikkeld volgens het concept van "beveiliging door transparantie", wat de beschikbaarheid van code en schema's impliceert, evenals een volwaardig ontwikkelingsproces. aan specifieke leveranciers en chipmakers.
Het werk is overgegaan naar het stadium van logische synthese, die de RTL op hoog niveau converteert naar een beschrijving op laag niveau op het niveau van logische elementen en stuurprogramma's. Er wordt gezegd dat het beschikbaar is voor testen en werkende prototypes van de chips zijn gepland om eind 2023 met de productie te beginnen.
naar geïnteresseerden in de code bijbehorende en hardwarespecificaties zijn vrijgegeven onder de Apache 2.0-licentie. Tot slot, als u er meer over wilt weten, kunt u de details raadplegen via de volgende link.