Minggu lepas Pengumuman dibuat oleh W. Clifford yang mengeluarkan versi baru Yosys 0.8.
Bagi mereka yang belum pernah mendengar mengenai Yosys, saya boleh memberitahu anda bahawa eIni adalah kerangka untuk alat sintesis RTL. Kini dikira dengan keserasian Verilog yang luas dan menyediakan satu set asas algoritma sintesis untuk pelbagai domain aplikasi.
Banyak perkara telah ditambah dalam keluaran baru ini, tetapi maklumat utama yang dapat dilihat dalam nota pelepasan adalah bahawa pengembangan Yosys sangat aktif.
Matlamat Yosys untuk menjadi "pisau Tentera Swiss percuma" FPGA dapat dianggap hampir sangat diperlukan hari ini.
Mengenai Yosys Open SYnthesis Suite
yosys dapat disesuaikan untuk melakukan sebarang karya sintesis dengan menggabungkan hantaran yang ada (algoritma) menggunakan skrip sintesis dan menambah hantaran tambahan yang diperlukan semasa memperluas pangkalan data Yosys C ++.
Yosys adalah perisian percuma yang dilesenkan di bawah lesen ISC (lesen yang mematuhi GPL yang serupa dengan lesen MIT atau lesen BSD 2 klausa).
Dalam proses pengembangan FPGA / ASIC, sintesis adalah langkah menukar model perkakasan simulasi ke "RTL netlist" dari mana rangkaian sebenar dapat diturunkan.
Mengenai Verilog
Verilog ialah Bahasa Pemodelan Perkakasan (Bahasa Huraian Perkakasan HDL) untuk menerangkan simulasi litar digital.
Model Verilog ini berfungsi sebagai spesifikasi untuk merealisasikan "fizikal" komponen yang dimodelkan.
Sintesis HDL dapat dilihat sebagai penukaran kod HDL menjadi "skema elektronik" yang terdiri daripada komponen digital yang saling terhubung. Ini dipanggil "RTL Network List" (Log Transfer Level).
Yosys bukan satu-satunya perisian percuma untuk sintesis Verilog (Kami juga dapat memikirkan penggunaan ODIN II di rangkaian perisian VTR).
Tetapi, tanpa keraguan, perisian percuma adalah perisian yang paling banyak diperkatakan dan perkembangannya paling aktif.
Malah, Yosys kini mensasarkan banyak FPGA murah seperti CoolRunner-II, ECP5, MAX10, Cyclone IV dan terutamanya ICE40.
ICE40 agak istimewa dalam senarai, kerana untuk FPGA ini seluruh rangkaian pembangunan telah dilancarkan.
Sudah tentu, kita boleh melakukan sintesis Verilog kerana FPGA serasi dengan Yosys, tetapi juga lokasi penghalaan dengan arachnepnr, serta pembuatan fail konfigurasi (bitstream) dengan icepack / iceprog.
Anda juga boleh memeriksa waktu dengan waktu ic.
Mengenai versi baru Yosys
- Dalam pelancaran Yosys baru ini, fungsi baru telah diumumkan, di mana perkara berikut dapat diserlahkan:
- Bahasa FIRRTL yang digunakan oleh Chisel3 adalah backend yang mungkin untuk menghasilkan senarai net;
- Sokongan enjin pengesahan rasmi yosys-smtb hampir boleh dianggap stabil.
- Senarai FPGA yang disokong (dan ASIC lain) sangat panjang;
- Serta format «netlist» yang memungkinkan penyatuan semula ke dalam perisian hak milik pengasas: BLIF, EDIF, BTOR, SMT-LIB, RTL Verilog, FIRRTL
Bagaimana cara memasang Yosys di Linux?
Bagi mereka yang berminat untuk mencuba alat ini, mereka dapat melakukan pemasangan pada sistem mereka. Untuk melakukan ini, mereka mesti mengikuti arahan yang kami kongsikan di bawah.
kepada mereka yang merupakan pengguna Ubuntu dan turunannya dapat menikmati pemasangan yang mudah. Ini dapat dilakukan dengan menambahkan repositori berikut ke sistem anda.
Mula-mula kita mesti membuka terminal dengan Ctrl + ALT + T dan di dalamnya melaksanakan perintah berikut:
sudo add-apt-repository ppa:saltmakrell/ppa
Setelah ini selesai, kita sekarang mesti mengemas kini senarai pakej dan repositori kita dengan:
sudo apt-get update
Dan akhirnya kami memasang aplikasi dengan:
sudo apt-get install yosys
Untuk pengedaran Linux yang selebihnya, kita mesti menyusun alat tersebut. Untuk ini kita mesti mengklon kod sumber repositori GIT:
git clone https://github.com/cliffordwolf/yosys.git
Konfigurasikan tetapan binaan dengan:
make config-clang vi Makefile vi Makefile.conf
Akhirnya bina, uji dan pasang:
make make test sudo make install
Untuk mendapatkan lebih banyak maklumat mengenainya, dan juga untuk mendapatkan dokumentasi mengenai penggunaan Yosys, anda boleh lawati pautan berikut.