CHIPS Alliance, pakatan untuk mempromosikan kerepek terbuka dan SoC

chip alliance linux foundation

Baru-baru ini di bawah naungan Linux Foundation sebuah projek baru dibentuk, CHIPS Alliance "Perkakasan Umum untuk Antara Muka, Pemproses dan Sistem"(Perkakasan biasa untuk antara muka, pemproses dan sistem, bertujuan untuk mempromosikan sistem perkakasan terbuka dan membangunkan penyelesaian berdasarkan seni bina RISC-V.

Pengasas ini projek baru "CHIPS Alliance" mereka adalah Google, SiFive, Western Digital dan Esperanto Technologies. CHIPS Alliance ditakdirkan untuk meletakkan dirinya sebagai platform yang berkecuali dan bebas.

Apakah Perikatan CHIPS?

Platform ini akan membolehkan pelbagai pengeluar peralatan (Perkakasan) dapat mengembangkan projek mereka bersama-sama untuk membuat implementasi CPU terbuka di luar kotak dan sistem cip tunggal (SoC) menggunakan seni bina RISC-V.

RISC-V (diucapkan "Risk-Five") adalah set instruksi perkakasan percuma (ISA) berdasarkan reka bentuk seperti RISC. Tidak seperti kebanyakan set arahan, RISC-V percuma dan terbuka dan boleh digunakan untuk tujuan apa pun.

Membolehkan sesiapa sahaja merancang, mengeluarkan dan menjual cip dan perisian RISC-V. Walaupun ia bukan seni bina terbuka pertama ISA, tetapi penting kerana ia dirancang untuk berguna pada pelbagai peranti.

Walaupun kini organisasi RISC-V Foundation hanya berkaitan dengan seni bina dari set arahan, tetapi ia tidak berkaitan dengan pelaksanaan tertentu.

Itulah sebabnya asas baru ini dilahirkan dan tugas CHIPS Alliance adalah untuk menyediakan reka bentuk cip terbuka standard untuk peranti mudah alih, sistem komputer, elektronik pengguna dan Internet.

"Kerjasama terbuka telah berulang kali ditunjukkan untuk membantu industri mempercepat waktu ke pasar, mencapai penyelenggaraan jangka panjang, dan membuat standard de facto," kata Mike Dolan, naib presiden program strategik untuk Linux Foundation. "

Sebagai sumbangan awal anda, pengasas CHIPS Alliance membentangkan projek berikut untuk pembangunan bersama.

cip pakatan

Teras SweRV

ini adalah pemproses RISC-V 32-bit yang dikembangkan oleh Western Digital. Cip beroperasi pada frekuensi 1,8 GHz, Ia dibina berdasarkan seni bina dengan saluran paip dua tingkat 8 tingkat (skala 2 arah) dan direka untuk pengeluaran menggunakan teknologi proses CMOS 28nm.

Skema, dokumentasi, model CAD, reka bentuk cip, kod mikro, dan pelaksanaan penuh dalam bahasa Verilog dibuka di bawah lesen Apache 2.0.

OmniXtend

Es protokol rangkaian yang memberikan konsistensi cache semasa memindahkan data melalui Ethernet.

OmniXtend akan membolehkan anda menukar mesej secara langsung dengan cache pemproses dan dapat digunakan untuk menghubungkan berbagai akselerator, perangkat penyimpanan, peranti memori (NVDIMM) dan antara muka rangkaian ke SoC, serta untuk membuat sistem dengan beberapa cip RISC-V. Projek dipindahkan oleh Western Digital.

UVM

Google telah memindahkan pelaksanaan Metodologi Pengesahan Sejagat (UVM) untuk ujian tekanan elemen pengkomputeran RISC-V dan alat reka bentuk.

Khususnya, kita berbicara mengenai penjana aliran arahan yang dapat disesuaikan, yang dapat digunakan untuk mengenal pasti kekurangan dan kemacetan pada tahap seni bina dan mikroarkibina.

syarikat YaLima, diasaskan oleh pencipta RISC-V mereka menyiapkan prototaip pertama pemproses berdasarkan RISC-V, selain membuat bahasa perihalan perkakasan baru Pahat bersama dengan UC Berkeley.

Akan memindahkan penjana RocketChip SoC ke projek tersebut, pelepasan awal antara muka TileLink yang konsisten untuk menghubungkan komponen SoC dan kerangka Diplomasi.

Sebagai sebahagian daripada projek bersama, SiFive juga akan meneruskan pengembangan bahasa Pahat dan persembahan sementara FIRRTL.

Pada masa ini, Berdasarkan spesifikasi RISC-V, syarikat dan komuniti yang berlainan di bawah pelbagai lesen percuma (BSD, MIT, Apache 2.0) sedang mengembangkan 21 varian teras mikropemproses:

10 SoC dan 6 cip sudah tersedia secara komersial (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 dan RavenRV32).

Sokongan untuk RISC-V telah ada sejak pelepasan Glibc 2.27, binutils 2.30, gcc 7, dan kernel Linux 4.15.

Fuente: https://www.linuxfoundation.org


Tinggalkan komen anda

Alamat email anda tidak akan disiarkan. Ruangan yang diperlukan ditanda dengan *

*

*

  1. Bertanggungjawab untuk data: AB Internet Networks 2008 SL
  2. Tujuan data: Mengendalikan SPAM, pengurusan komen.
  3. Perundangan: Persetujuan anda
  4. Komunikasi data: Data tidak akan disampaikan kepada pihak ketiga kecuali dengan kewajiban hukum.
  5. Penyimpanan data: Pangkalan data yang dihoskan oleh Occentus Networks (EU)
  6. Hak: Pada bila-bila masa anda boleh menghadkan, memulihkan dan menghapus maklumat anda.