काही दिवसांपूर्वी हे ज्ञात झाले की त्यांनी UCIe संघाच्या स्थापनेची घोषणा केली (युनिव्हर्सल चिपलेट इंटरकनेक्ट एक्सप्रेस), ज्याचे खुली वैशिष्ट्ये विकसित करणे हे उद्दिष्ट आहे आणि एक इकोसिस्टम तयार करा चिपलेट तंत्रज्ञानासाठी.
इंटेल, AMD, ARM, Qualcomm, Samsung, ASE (Advanced Semiconductor Engineering), Google Cloud, Meta/Facebook, Microsoft आणि Taiwan Semiconductor Manufacturing Company चिपलेट तंत्रज्ञान उपक्रमात सामील झाले आहेत.
ओपन स्पेसिफिकेशन UCIe 1.0, जे सामान्य बेस, प्रोटोकॉल स्टॅक, सॉफ्टवेअर मॉडेल आणि चाचणी प्रक्रियेवर एकात्मिक सर्किट्स कनेक्ट करण्याच्या पद्धतींचे मानकीकरण करते, हे लोकांच्या लक्षात आणून दिले आहे. चिपसेट कनेक्ट करण्यासाठी इंटरफेसपैकी, PCIe (PCI Express) आणि CXL (Compute Express Link) साठी समर्थन जाहीर केले आहे.
चिपलेट एकत्रित हायब्रिड इंटिग्रेटेड सर्किट्स तयार करण्यास अनुमती देते (मल्टी-चिप मॉड्यूल्स) स्वतंत्र सेमीकंडक्टर ब्लॉक्सचे बनलेले आहे जे निर्मात्याशी जोडलेले नाहीत आणि मानक हाय-स्पीड UCIe इंटरफेसद्वारे एकमेकांशी इंटरफेस करतात.
विशेष उपाय विकसित करण्यासाठी, उदाहरणार्थ मशीन लर्निंग किंवा नेटवर्क ऑपरेशन्स प्रोसेसिंगसाठी अंगभूत एक्सीलरेटरसह प्रोसेसर तयार करणे, UCIe वापरताना, वेगवेगळ्या उत्पादकांद्वारे ऑफर केलेल्या प्रोसेसर कोर किंवा एक्सीलरेटर्ससह विद्यमान चिपसेट वापरणे पुरेसे आहे.
कोणतेही मानक उपाय नसल्यास, आपण आपल्यासाठी सोयीस्कर तंत्रज्ञान आणि उपाय वापरून आवश्यक कार्यक्षमतेसह आपले स्वतःचे चिपलेट तयार करू शकता.
“एएमडीला आमच्या ग्राहकांच्या बदलत्या गरजा पूर्ण करण्यासाठी नाविन्यपूर्ण उपाय सक्षम करणार्‍या उद्योग मानकांचे समर्थन करण्याची दीर्घ परंपरा सुरू ठेवण्याचा अभिमान आहे. आम्ही चिपलेट तंत्रज्ञानामध्ये अग्रेसर आहोत आणि कस्टमाइझ करण्यायोग्य तृतीय-पक्ष एकत्रीकरण सक्षम करण्यासाठी मल्टीव्हेंडर चिपलेट इकोसिस्टमचे स्वागत करतो,” मार्क पेपरमास्टर, कार्यकारी उपाध्यक्ष आणि मुख्य तांत्रिक अधिकारी, AMD म्हणाले. “UCIe मानक हे विषम गणना इंजिन आणि प्रवेगकांवर अवलंबून राहून प्रणालीतील नवकल्पना उत्तेजित करण्यासाठी एक प्रमुख घटक असेल जे कार्यप्रदर्शन, खर्च आणि ऊर्जा कार्यक्षमतेच्या दृष्टीने सर्वोत्तम ऑप्टिमाइझ केलेले उपाय प्राप्त करण्यास अनुमती देईल. »
त्यानंतर, डिझाइन वापरून निवडलेल्या चिप्स एकत्र करणे पुरेसे आहे ब्लॉक्सचे लेगो बिल्डर्सच्या शैलीमध्ये (प्रस्तावित तंत्रज्ञान संगणकाचे फिलर तयार करण्यासाठी PCIe बोर्डच्या वापराची आठवण करून देणारे आहे, परंतु केवळ एकात्मिक सर्किट्सच्या स्तरावर). डेटा एक्सचेंज आणि परस्परसंवाद चिपसेट दरम्यान UCIe इंटरफेसद्वारे चालते हाय स्पीड, आणि सिस्टम-ऑन-पॅकेज (SoP) नमुना ब्लॉक्सच्या डिझाइनसाठी सिस्टम-ऑन-चिप (SoC, सिस्टम-ऑन-चिप) ऐवजी वापरला जातो.
SoCs च्या तुलनेत, चिपलेट तंत्रज्ञानामुळे पुन्हा वापरता येण्याजोगे आणि बदलता येण्याजोगे सेमीकंडक्टर ब्लॉक्स तयार करणे शक्य होते जे वेगवेगळ्या उपकरणांमध्ये वापरले जाऊ शकतात, ज्यामुळे चिप विकासाची किंमत लक्षणीयरीत्या कमी होते.
चिपलेट-आधारित प्रणाली विविध आर्किटेक्चर आणि उत्पादन प्रक्रिया एकत्र करू शकतात; प्रत्येक चिपलेट स्वतंत्रपणे कार्य करत असल्याने, मानक इंटरफेसद्वारे इंटरफेस करत असल्याने, RISC-V, ARM आणि x86 सारख्या भिन्न इंस्ट्रक्शन सेट आर्किटेक्चर्स (ISAs) असलेले ब्लॉक्स एकाच उत्पादनामध्ये एकत्र केले जाऊ शकतात. चिपलेटचा वापर चाचणी देखील सुलभ करतो: तयार सोल्यूशनमध्ये एकत्र येण्यापूर्वी प्रत्येक चिपलेटची स्वतंत्रपणे चाचणी केली जाऊ शकते.
चेओल्मिन पार्क, मेमरी उत्पादन नियोजन संघाचे उपाध्यक्षसॅमसंग इलेक्ट्रॉनिक्सचे, म्हणाले:
“सॅमसंगचा अंदाज आहे की संगणकीय प्रणालीचे कार्यप्रदर्शन सुधारण्यासाठी चिपलेट तंत्रज्ञानाची आवश्यकता असेल कारण संगणक नोड्स विकसित होत राहतात, प्रत्येक कॅबिनेटमधील अॅरे शक्यतो एकाच भाषेद्वारे संप्रेषण करतात.
आम्हाला आशा आहे की UCIe कंसोर्टियम एक दोलायमान चिपलेट इकोसिस्टमला चालना देईल आणि एक व्यवहार्य, खुले मानक, उद्योग-व्यापी इंटरफेस फ्रेमवर्क स्थापित करेल. फाउंड्री, लॉजिक आणि मेमरी सोल्यूशन्सचा सर्वसमावेशक प्रदाता म्हणून, सॅमसंगने चिपलेट तंत्रज्ञानाचा वापर करून सिस्टम कार्यप्रदर्शन सुधारण्याचे सर्वोत्तम मार्ग ओळखण्यासाठी कन्सोर्टियमच्या प्रयत्नांचे नेतृत्व करण्याची योजना आखली आहे."
शेवटी, तुम्हाला याबद्दल अधिक जाणून घेण्यात स्वारस्य असल्यास, तुम्ही खालील तपशीलांचा सल्ला घेऊ शकता दुवा