Įtraukta Pastaruoju metu po „Linux Foundation“ mantija buvo suformuotas naujas projektas - CHIPS aljansas "Bendra sąsajų, procesorių ir sistemų aparatinė įranga"(Bendra sąsajų, procesorių ir sistemų aparatinė įranga), skirtos atviroms aparatinės įrangos sistemoms ir kurti sprendimus, pagrįstus RISC-V architektūra.
Tai įkūrėjai naujas projektas „CHIPS aljansas“ tai „Google“, „SiFive“, „Western Digital“ ir „Esperanto Technologies“. „CHIPS“ aljansui lemta save laikyti neutralia ir nepriklausoma platforma.
Kas yra CHIPS aljansas?
Ši platforma leis įvairiems įrangos gamintojams (Techninė įranga) gali kartu kurti savo projektus, kad sukurtų atvirą procesoriaus diegimą ir vieno lusto sistemos (SoC), naudojančios RISC-V architektūrą.
RISC-V (tariama „Risk-Five“) yra nemokama aparatine įranga pagrįsta komandų rinkinio architektūra (ISA), turinti RISC tipo dizainą. Skirtingai nuo daugumos instrukcijų rinkinių, RISC-V yra nemokami ir atviri ir gali būti naudojami bet kokiems tikslams.
Leidimas visiems kurti, gaminti ir parduoti RISC-V lustus ir programinę įrangą. Nors tai nėra pirmasis atviros architektūros ISA, tačiau jis yra reikšmingas, nes sukurtas taip, kad būtų naudingas įvairiuose įrenginiuose.
Nors Šiuo metu RISC-V fondo organizacija užsiima tik architektūra iš instrukcijų rinkinio, tačiau jame nenagrinėjamas konkretus įgyvendinimas.
Štai kodėl gimė šis naujas fondas ir CHIPS aljanso užduotis yra parengti standartinį atvirų lustų dizainą mobiliesiems įrenginiams, kompiuterinėms sistemoms, buitinei elektronikai ir daiktų internetui.
„Jau ne kartą buvo įrodyta, kad atviras bendradarbiavimas padeda pramonės įmonėms paspartinti laiką rinkai, pasiekti ilgalaikę priežiūrą ir sukurti de facto standartus“, - sakė „Linux Foundation“ strateginių programų viceprezidentas Mike'as Dolanas. "
Kaip jūsų pradinį indėlį, CHIPS aljanso įkūrėjai pristatė šiuos bendro vystymosi projektus.
„SweRV Core“
tai yra „Western Digital“ sukurtas 32 bitų RISC-V procesorius. Lustą veikia 1,8 GHz dažniu, Jis pastatytas pagal architektūrą su 8 lygių dvigubų magistralinių vamzdynų (dvikrypčio superskale) ir yra skirtas gamybai naudojant 2 nm CMOS procesų technologiją.
Schemos, dokumentacija, CAD modeliai, lusto dizainas, mikrokodas ir visiškas diegimas „Verilog“ kalba yra atviri pagal „Apache 2.0“ licenciją.
„OmniXtend“
Es tinklo protokolas, užtikrinantis talpyklos nuoseklumą, kai duomenys perduodami per Ethernet.
„OmniXtend“ bus leidžia keistis pranešimais tiesiogiai su procesoriaus talpykla ir gali būti naudojamas prijungiant įvairius greitintuvus, kaupiklius, atminties įrenginius (NVDIMM) ir tinklo sąsajas prie SoC, taip pat kuriant sistemas su keliais RISC-V lustais. Projektą perdavė „Western Digital“.
UVM
„Google“ perdavė Universaliosios patvirtinimo metodikos įgyvendinimą (UVM) RISC-V skaičiavimo elementų ir projektavimo įrankių testavimui nepalankiausiomis sąlygomis.
Visų pirma kalbame apie pritaikomą instrukcijų srauto generatorių, kuris gali būti naudojamas trūkumams ir kliūtims nustatyti architektūros ir mikroarchitektūros lygmenyje.
Bendrovė Taip Penki, įkūrė RISC-V kūrėjai, jie kartu su UC Berkeley sukūrė pirmąjį procesoriaus prototipą, pagrįstą RISC-V, ir sukūrė naują aparatūros aprašymo kalbą „Chisel“.
Perkels „RocketChip SoC“ generatorių į projektą, pradinis nuoseklios „TileLink“ sąsajos leidimas, skirtas susieti SoC komponentus ir „Diplomacy“ sistemą.
Vykdydama bendrą projektą, „SiFive“ taip pat tęs „Chisel“ kalbos kūrimą ir tarpinį FIRRTL pristatymą.
Šiuo metu Remiantis RISC-V specifikacija, skirtingos įmonės ir bendruomenės, turinčios įvairias nemokamas licencijas (BSD, MIT, Apache 2.0), kuria 21 mikroprocesoriaus branduolio variantą:
10 „SoC“ ir 6 lustai, kuriuos jau galima įsigyti („SiFive FE310-G000“, „SiFive Freedom U540“, „GreenWaves GAP 8“, „Kendryte K210“, „NXP RV32M1“ ir „RavenRV32“).
RISC-V palaikymas egzistuoja nuo Glibc 2.27, binutils 2.30, gcc 7 ir Linux branduolio 4.15 išleidimo.
Fuente: https://www.linuxfoundation.org