Recientemente תחת מעטפת קרן לינוקס הוקם פרויקט חדש, הברית CHIPS "חומרה נפוצה לממשקים, מעבדים ומערכות"(חומרה נפוצה לממשקים, מעבדים ומערכות), שנועדו לקדם מערכות חומרה פתוחות ו לפתח פתרונות המבוססים על ארכיטקטורת RISC-V.
מייסדי זה פרויקט חדש "CHIPS Alliance" הם טכנולוגיות Google, SiFive, Western Digital ו- Esperanto. ברית ה- CHIPS מיועדת למצב עצמה כפלטפורמה ניטראלית ועצמאית.
מהי הברית CHIPS?
פלטפורמה זו יאפשר ליצרני ציוד שונים (חוּמרָה) יכולים לפתח את הפרויקטים שלהם יחד כדי ליצור יישומי CPU פתוחים מהקופסה ומערכות שבבים בודדים (SoC) המשתמשות בארכיטקטורת RISC-V.
RISC-V (מבוטא "Risk-Five") הוא ארכיטקטורת מערך הוראות מבוססת חומרה בחינם (ISA) עם עיצוב דמוי RISC. בניגוד לרוב מערכי ההוראות, RISC-V חופשי ופתוח וניתן להשתמש בהם לכל מטרה.
מאפשר לכל אחד לעצב, לייצר ולמכור שבבי ותוכנות RISC-V. זה אמנם לא ISA האדריכלות הפתוחה הראשונה, אך הוא משמעותי מכיוון שהוא נועד להיות שימושי במגוון רחב של מכשירים.
אם כי כיום ארגון קרן RISC-V עוסק רק בארכיטקטורה מערכת ההוראות, אך הוא אינו עוסק ביישומים ספציפיים.
זו הסיבה שהקרן החדשה הזו נולדה והמשימה של הברית CHIPS זה להכין עיצוב שבב פתוח סטנדרטי למכשירים ניידים, מערכות מחשב, מוצרי אלקטרוניקה ואינטרנט של דברים.
"הוכח שוב ושוב כי שיתוף פעולה פתוח מסייע לתעשיות להאיץ את זמן השיווק, להשיג תחזוקה ארוכת טווח וליצור סטנדרטים בפועל", אמר מייק דולן, סגן נשיא תוכניות אסטרטגיות של קרן לינוקס. "
כתרומתך הראשונית, מייסדי הברית CHIPS הציגו את הפרויקטים הבאים לפיתוח משותף.
ליבת SweRV
זה הוא מעבד RISC-V של 32 סיביות שפותח על ידי Western Digital. השבב פועל בתדר של 1,8 ג'יגה הרץ, הוא בנוי על ארכיטקטורה עם צינורות תא מטען כפוליים ברמה (דו כיוונית דו-כיוונית) ומיועד לייצור בטכנולוגיית CMOS 8nm.
תרשימים, תיעוד, דגמי CAD, תכנון שבבים, מיקרו-קוד, והטמעה מלאה בשפת Verilog פתוחים תחת רישיון Apache 2.0.
OmniXtend
Es פרוטוקול רשת המספק עקביות במטמון בעת העברת נתונים דרך Ethernet.
OmniXtend יהיה מאפשר לך להחליף הודעות ישירות עם מטמון המעבד וניתן להשתמש בהם לחיבור מאיצים שונים, התקני אחסון, התקני זיכרון (NVDIMM) וממשקי רשת ל- SoC, כמו גם ליצירת מערכות עם מספר שבבי RISC-V. הפרויקט הועבר על ידי Western Digital.
UVM
גוגל העבירה את היישום של מתודולוגיית האימות האוניברסלי (UVM) לבדיקת מאמצי RISC-V אלמנטים מחשוביים וכלי תכנון.
בפרט, אנו מדברים על מחולל זרימת הוראות הניתן להתאמה אישית, אשר באמצעותו ניתן לזהות פגמים וצווארי בקבוק ברמת האדריכלות והמיקרו-ארכיטקטורה.
החברה YesFive, הם הוקמו על ידי יוצרי RISC-V והם הכינו את האב-טיפוס הראשון של המעבד המבוסס על RISC-V, בנוסף ליצירת שפת איזמל חדשה לתיאור חומרה יחד עם UC ברקלי.
יעביר את הגנרטור RocketChip SoC לפרויקט, המהדורה הראשונית של ממשק TileLink העקבי לקישור רכיבי SoC ומסגרת הדיפלומטיה.
במסגרת הפרויקט המשותף, SiFive תמשיך גם בפיתוח שפת האיזמל ובהצגת הביניים של ה- FIRRTL.
נכון לעכשיו, בהתבסס על מפרט RISC-V, חברות וקהילות שונות תחת רישיונות חינמיים שונים (BSD, MIT, Apache 2.0) מפתחות 21 גרסאות של ליבות מעבד:
10 SoCs ו- 6 שבבים כבר זמינים מסחרית (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 ו- RavenRV32).
התמיכה ב- RISC-V הייתה קיימת מאז שחרורם של Glibc 2.27, binutils 2.30, gcc 7 וליבת הלינוקס 4.15.
מקור: https://www.linuxfoundation.org