CHIPS Alliance, aliansi untuk mempromosikan open chip dan SoC

chip aliansi yayasan linux

Recientemente Di bawah naungan Linux Foundation, sebuah proyek baru dibentuk, CHIPS Alliance "Perangkat Keras Umum untuk Antarmuka, Prosesor, dan Sistem"(Perangkat keras umum untuk antarmuka, prosesor, dan sistem), dimaksudkan untuk mempromosikan sistem perangkat keras terbuka dan mengembangkan solusi berdasarkan arsitektur RISC-V.

Para pendiri ini proyek baru "CHIPS Alliance" Mereka adalah Google, SiFive, Western Digital dan Esperanto Technologies. CHIPS Alliance ditakdirkan untuk memposisikan dirinya sebagai platform netral dan independen.

Apa itu CHIPS Alliance?

Platform ini akan memungkinkan berbagai produsen peralatan (Perangkat keras) dapat mengembangkan proyek mereka bersama-sama untuk membuat implementasi CPU terbuka dan sistem chip tunggal (SoC) yang menggunakan arsitektur RISC-V.

RISC-V (dibaca "Risk-Five") adalah arsitektur set instruksi perangkat keras gratis (ISA) berdasarkan desain mirip RISC. Tidak seperti kebanyakan set instruksi, RISC-V gratis dan terbuka serta dapat digunakan untuk tujuan apa pun.

Mengizinkan siapa pun merancang, memproduksi, dan menjual chip dan perangkat lunak RISC-V. Meskipun ini bukan ISA arsitektur terbuka pertama, tetapi ini penting karena dirancang untuk berguna pada berbagai perangkat.

Meskipun saat ini organisasi RISC-V Foundation hanya menangani arsitektur dari set instruksi, tetapi tidak berurusan dengan implementasi khusus.

Itulah mengapa yayasan baru ini lahir dan merupakan tugas dari CHIPS Alliance adalah menyiapkan desain chip terbuka standar untuk perangkat seluler, sistem komputer, elektronik konsumen, dan Internet benda.

"Kolaborasi terbuka telah berulang kali terbukti membantu industri mempercepat waktu ke pasar, mencapai pemeliharaan jangka panjang, dan menciptakan standar de facto," kata Mike Dolan, wakil presiden program strategis untuk Linux Foundation. "

Sebagai kontribusi awal Anda, para pendiri CHIPS Alliance mempresentasikan proyek-proyek berikut untuk pengembangan bersama.

chip aliansi

Inti SweRV

ini adalah prosesor RISC-V 32-bit yang dikembangkan oleh Western Digital. Chip beroperasi pada frekuensi 1,8 GHz, Itu dibangun di atas arsitektur dengan 8-level dual trunk pipelines (2-way superscale) dan dirancang untuk produksi menggunakan teknologi proses CMOS 28nm.

Skema, dokumentasi, model CAD, desain chip, kode mikro, dan implementasi penuh dalam bahasa Verilog terbuka di bawah lisensi Apache 2.0.

MahaXtend

Es protokol jaringan yang menyediakan konsistensi cache saat mentransfer data melalui Ethernet.

OmniXtend akan melakukannya memungkinkan Anda untuk bertukar pesan secara langsung dengan cache prosesor dan dapat digunakan untuk menghubungkan berbagai akselerator, perangkat penyimpanan, perangkat memori (NVDIMM) dan antarmuka jaringan ke SoC, serta untuk membuat sistem dengan beberapa chip RISC-V. Proyek ditransfer oleh Western Digital.

UVM

Google telah mentransfer penerapan Metodologi Verifikasi Universal (UVM) untuk pengujian tegangan elemen komputasi RISC-V dan alat desain.

Secara khusus, kita berbicara tentang generator aliran instruksi yang dapat disesuaikan, yang dapat digunakan untuk mengidentifikasi kekurangan dan kemacetan di tingkat arsitektur dan mikroarsitektur.

Perusahaan Lima, didirikan oleh pencipta RISC-V, mereka menyiapkan prototipe pertama dari prosesor berdasarkan RISC-V, selain membuat bahasa deskripsi perangkat keras baru Pahat bersama dengan UC Berkeley.

Akan mentransfer generator SoC RocketChip ke proyek, rilis awal antarmuka TileLink yang konsisten untuk menghubungkan komponen SoC dan kerangka kerja Diplomasi.

Sebagai bagian dari proyek bersama, SiFive juga akan melanjutkan pengembangan bahasa Pahat dan presentasi sementara FIRRTL.

Saat ini, Berdasarkan spesifikasi RISC-V, berbagai perusahaan dan komunitas di bawah berbagai lisensi gratis (BSD, MIT, Apache 2.0) sedang mengembangkan 21 varian inti mikroprosesor:

10 SoC dan 6 chip sudah tersedia secara komersial (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 dan RavenRV32).

Dukungan untuk RISC-V telah ada sejak rilis Glibc 2.27, binutils 2.30, gcc 7, dan kernel Linux 4.15.

sumber: https://www.linuxfoundation.org


tinggalkan Komentar Anda

Alamat email Anda tidak akan dipublikasikan. Bidang yang harus diisi ditandai dengan *

*

*

  1. Bertanggung jawab atas data: AB Internet Networks 2008 SL
  2. Tujuan data: Mengontrol SPAM, manajemen komentar.
  3. Legitimasi: Persetujuan Anda
  4. Komunikasi data: Data tidak akan dikomunikasikan kepada pihak ketiga kecuali dengan kewajiban hukum.
  5. Penyimpanan data: Basis data dihosting oleh Occentus Networks (UE)
  6. Hak: Anda dapat membatasi, memulihkan, dan menghapus informasi Anda kapan saja.