nemrég a Linux Alapítvány palástja alatt új projekt alakult, a CHIPS Szövetség "Közös hardver interfészekhez, processzorokhoz és rendszerekhez"(Közös hardver interfészekhez, processzorokhoz és rendszerekhez), amelyek célja a nyílt hardver rendszerek és RISC-V architektúrán alapuló megoldások kidolgozása.
Ennek alapítói új projekt "CHIPS Alliance" Ezek a Google, a SiFive, a Western Digital és az eszperantó technológiák. A CHIPS Alliance célja, hogy semleges és független platformként pozícionálja magát.
Mi a CHIPS Szövetség?
Ez a platform lehetővé teszi a különféle berendezésgyártók számára (Hardver) együtt fejleszthetik projektjeiket, hogy nyílt CPU kivitelezéseket hozzanak létre és egy chipes (SoC) rendszerek, amelyek a RISC-V architektúrát használják.
A RISC-V (ejtsd: "Risk-Five") egy ingyenes hardveres utasításkészlet-architektúra (ISA), amely RISC-szerű terven alapul. A legtöbb utasításkészlettel ellentétben a RISC-V ingyenes és nyitott, és bármilyen célra felhasználható.
Lehetővé teszi bárki számára RISC-V chipek és szoftverek tervezését, gyártását és értékesítését. Bár ez nem az első nyílt architektúra ISA, de azért jelentős, mert úgy tervezték, hogy sokféle eszközön hasznos legyen.
Bár Jelenleg a RISC-V Alapítvány szervezete csak az építészettel foglalkozik az utasításkészletből, de nem foglalkozik konkrét megvalósításokkal.
Ezért született meg ez az új alapítvány és a CHIPS Szövetség feladata szabványos nyílt chip-terv elkészítése a mobil eszközök, számítógépes rendszerek, szórakoztató elektronika és a tárgyak internete számára.
"Többször bebizonyosodott, hogy a nyílt együttműködés segít az iparágaknak felgyorsítani a piacra jutási időt, elérni a hosszú távú karbantartást és létrehozni a tényleges szabványokat" - mondta Mike Dolan, a Linux Alapítvány stratégiai programjainak alelnöke. "
Kezdeti hozzájárulásként a CHIPS Szövetség alapítói a következő fejlesztési projekteket mutatták be.
SweRV Core
ezt a Western Digital által kifejlesztett 32 bites RISC-V processzor. A chip 1,8 GHz frekvencián működik, 8 szintes kettős törzsvezetékekkel (2-utas szuperskála) építõ architektúrára épül, és 28 nm-es CMOS folyamat-technológiát használó gyártásra tervezték.
A sematika, a dokumentáció, a CAD-modellek, a chip-tervezés, a mikrokód és a Verilog nyelvű teljes megvalósítás az Apache 2.0 licenc alatt nyitva áll.
OmniXtend
Es hálózati protokoll, amely gyorsítótár-konzisztenciát biztosít az adatok Ethernet-n keresztüli továbbításakor.
Az OmniXtend megteszi lehetővé teszi az üzenetek közvetlen cseréjét a processzor gyorsítótárával és felhasználható különféle gyorsítók, tárolóeszközök, memóriaeszközök (NVDIMM) és hálózati interfészek összekapcsolására a SoC-vel, valamint több RISC-V chipet tartalmazó rendszerek létrehozására. A projektet a Western Digital adta át.
UVM
A Google átadta az Egyetemes Ellenőrzési Módszertan megvalósítását (UVM) a RISC-V számítási elemek és tervezőeszközök stressz teszteléséhez.
Különösen egy testreszabható utasításfolyam-generátorról beszélünk, amely felhasználható a hibák és a szűk keresztmetszetek felismerésére architektúra és mikroarchitektúra szinten.
A társaság Igen Öt, amelyet a RISC-V alkotói alapítottak, elkészítették a RISC-V alapú processzor első prototípusát, valamint létrehoztak egy új hardverleíró nyelvet, a Chisel-t az UC Berkeley-vel együtt.
Átviszi a RocketChip SoC generátort a projektbe, a konzisztens TileLink interfész kezdeti kiadása az SoC-összetevők és a Diplomacy keretrendszer összekapcsolására.
A közös projekt részeként a SiFive folytatja a véső nyelv fejlesztését és a FIRRTL időközi bemutatását is.
Jelenleg A RISC-V specifikáció alapján a különböző vállalatok és közösségek különféle ingyenes licencek (BSD, MIT, Apache 2.0) alapján 21 változatot fejlesztenek ki a mikroprocesszoros magokból:
10 kereskedelemben kapható SoC és 6 chip (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 és RavenRV32).
A RISC-V támogatása a Glibc 2.27, a binutils 2.30, a gcc 7 és a Linux kernel 4.15 kiadása óta létezik.
forrás: https://www.linuxfoundation.org