पिछले हफ्ते W. Clifford द्वारा एक घोषणा की गई थी जिसने Yosys का नया संस्करण 0.8 जारी किया था।
उन लोगों के लिए जिन्होंने योसी के बारे में नहीं सुना है, मैं आपको बता सकता हूं कि ईयह RTL संश्लेषण उपकरण के लिए एक रूपरेखा है। वर्तमान में मायने रखता है व्यापक वेरिलोग संगतता के साथ और विभिन्न एप्लिकेशन डोमेन के लिए संश्लेषण एल्गोरिदम का एक मूल सेट प्रदान करता है।
इस नई रिलीज में कई चीजें जोड़ी गई हैं, लेकिन मुख्य सूचना जो रिलीज़ नोट में देखी जा सकती है, वह यह है कि योसिस का विकास बहुत सक्रिय है।
FPGA के "फ्री स्विस आर्मी नाइफ" बनने के Yosys के लक्ष्य को आज लगभग अपरिहार्य माना जा सकता है।
Yosys Open SYnthesis Suite के बारे में
योसिस मौजूदा पास को मिलाकर किसी भी संश्लेषण कार्य को करने के लिए अनुकूलित किया जा सकता है (एल्गोरिदम) संश्लेषण स्क्रिप्ट का उपयोग करना और योसिस सी ++ कोड बेस को बढ़ाते समय आवश्यकतानुसार अतिरिक्त पास जोड़ना।
Yosys आईएससी लाइसेंस (एक जीपीएल-अनुपालन लाइसेंस जो एमआईटी लाइसेंस या 2-खंड बीएसडी लाइसेंस के संदर्भ में समान है) के तहत लाइसेंस प्राप्त मुफ्त सॉफ्टवेयर है।
FPGA / ASIC विकास प्रक्रिया में, संश्लेषण सिम्युलेटेड हार्डवेयर मॉडल को "RTL नेटलिस्ट" में परिवर्तित करने का कदम है जिससे वास्तविक सर्किट प्राप्त किया जा सकता है।
वेरिलोग के बारे में
Verilog डिजिटल सर्किट के सिमुलेशन का वर्णन करने के लिए एक हार्डवेयर मॉडलिंग भाषा (हार्डवेयर विवरण भाषा एचडीएल) है।
यह वेरिलोग मॉडल एक "भौतिक" मॉडल के घटक की प्राप्ति के लिए एक विनिर्देश के रूप में कार्य करता है।
एचडीएल संश्लेषण को एक "इलेक्ट्रॉनिक योजना" में एचडीएल कोड के रूपांतरण के रूप में देखा जा सकता है जिसमें एक दूसरे से जुड़े डिजिटल घटक शामिल होते हैं। इसे "RTL नेटवर्क सूची" (लॉग ट्रांसफर स्तर) कहा जाता है।
वेरिसोग संश्लेषण के लिए Yosys एकमात्र मुफ्त सॉफ्टवेयर नहीं है (हम VTR सॉफ्टवेयर सूट में ODIN II का उपयोग करने के बारे में भी सोच सकते हैं)।
लेकिन, बिना किसी संदेह के, मुफ्त सॉफ्टवेयर वह है जिसके बारे में सबसे हाल ही में बात की गई है और जिसका विकास सबसे सक्रिय है।
वास्तव में, Yosys अब बहुत सारे सस्ते FPGAs को लक्षित करता है CoolRunner-II, ECP5, MAX10, चक्रवात IV और विशेष रूप से ICE40।
ICE40 सूची में थोड़ा विशेष है, क्योंकि इस FPGA के लिए संपूर्ण विकास श्रृंखला शुरू की गई है।
बेशक हम Verilog संश्लेषण कर सकते हैं क्योंकि FPGA Yosys के साथ संगत है, लेकिन यह भी arachnepnr के साथ रूटिंग स्थान, साथ ही साथ आइसपैक / आइसप्रोग के साथ कॉन्फ़िगरेशन फ़ाइल (बिटस्ट्रीम) की पीढ़ी।
यह भी संभव है कि आइकटाइम के साथ समय की जाँच करें।
Yosys के नए संस्करण के बारे में
- Yosys की इस नई रिलीज में, नई कार्यक्षमता की घोषणा की गई है, जिनमें से निम्नलिखित पर प्रकाश डाला जा सकता है:
- एफआईएसआरटीएल भाषा का उपयोग छेसेल 3 द्वारा किया जाता है जो नेटलिस्ट उत्पन्न करने के लिए एक संभावित बैकेंड है;
- Yosys-smtb का औपचारिक सत्यापन इंजन समर्थन लगभग स्थिर माना जा सकता है।
- समर्थित FPGAs (और अन्य ASIC) की सूची निराशाजनक रूप से लंबी है;
- साथ ही «नेटलिस्ट» प्रारूप जो संस्थापकों के स्वामित्व सॉफ्टवेयर में फिर से एकीकरण की अनुमति देते हैं: BLIF, EDIF, BTOR, SMT-LIB, RTL वेरिलॉग, FIRRTL
लिनक्स पर Yosys कैसे स्थापित करें?
उन लोगों के लिए जो इस उपकरण को आज़माने में सक्षम होने में रुचि रखते हैं, वे अपने सिस्टम पर संस्थापन कर सकते हैं। ऐसा करने के लिए, उन्हें नीचे दिए गए निर्देशों का पालन करना होगा।
पैरा जो लोग उबंटू उपयोगकर्ता हैं और इसके व्युत्पन्न हैं वे एक सरल इंस्टॉलेशन का आनंद ले सकते हैं। यह आपके सिस्टम में निम्नलिखित भंडार को जोड़कर किया जा सकता है।
पहले हमें Ctrl + ALT + T के साथ एक टर्मिनल खोलना चाहिए और इसमें निम्नलिखित कमांड निष्पादित करें:
sudo add-apt-repository ppa:saltmakrell/ppa
हो गया अब हमें अपने पैकेज और रिपॉजिटरी की सूची को अपडेट करना चाहिए:
sudo apt-get update
और अंत में हम इसके साथ एप्लिकेशन इंस्टॉल करते हैं:
sudo apt-get install yosys
बाकी लिनक्स वितरण के लिए हमें उपकरण को संकलित करना होगा। इसके लिए हमें GIT रिपॉजिटरी के सोर्स कोड को क्लोन करना होगा:
git clone https://github.com/cliffordwolf/yosys.git
कॉन्फ़िगर सेटिंग्स के साथ बनाएँ:
make config-clang vi Makefile vi Makefile.conf
अंत में निर्माण, परीक्षण और स्थापित करें:
make make test sudo make install
इसके बारे में अधिक जानकारी प्राप्त करने के लिए, साथ ही साथ आप योस के उपयोग पर प्रलेखन खोजने में सक्षम हो सकते हैं निम्नलिखित लिंक पर जाएँ।