एम्स्टर्डम की फ्री यूनिवर्सिटी के शोधकर्ताओं के एक समूह ने रोहैमर हमले का एक नया उन्नत संस्करण विकसित किया है, जो लागू त्रुटि सुधार कोड (ईसीसी) की अखंडता की रक्षा के लिए DRAM चिप्स के आधार पर मेमोरी में व्यक्तिगत बिट्स की सामग्री को बदलने की अनुमति देता है।
सिस्टम तक गैर-विशेषाधिकार प्राप्त पहुंच के साथ हमला दूर से किया जा सकता है, क्योंकि रोहैमर भेद्यता पड़ोसी मेमोरी कोशिकाओं से डेटा को चक्रीय रूप से पढ़कर व्यक्तिगत मेमोरी बिट्स की सामग्री को विकृत कर सकती है।
रोहैमर भेद्यता क्या है?
रोहैमर भेद्यता पर शोधकर्ताओं का समूह जो समझाता है, वह यह हैयह DRAM मेमोरी की संरचना पर आधारित है, क्योंकि मूल रूप से यह कोशिकाओं का एक द्वि-आयामी मैट्रिक्स है, जिनमें से प्रत्येक कोशिका में एक संधारित्र और एक ट्रांजिस्टर होता है।
इसके साथ, एक ही मेमोरी क्षेत्र को लगातार पढ़ने से वोल्टेज में उतार-चढ़ाव और विसंगतियाँ होती हैं जिससे पड़ोसी कोशिकाओं के चार्ज में थोड़ी हानि होती है।
यदि रीडिंग की तीव्रता काफी बड़ी है, तो सेल पर्याप्त मात्रा में चार्ज खो सकता है और अगले पुनर्जनन चक्र के पास अपनी मूल स्थिति को बहाल करने का समय नहीं होगा, जिसके परिणामस्वरूप सेल में संग्रहीत डेटा के मूल्य में बदलाव होगा।
रोहैमर का एक नया संस्करण
अब तक, ऊपर वर्णित समस्याओं से बचाव के लिए ईसीसी का उपयोग सबसे विश्वसनीय तरीका माना गया।
लेकिन शोधकर्ता निर्दिष्ट मेमोरी बिट्स को बदलने के लिए एक विधि विकसित करने में कामयाब रहे इससे त्रुटि सुधार तंत्र सक्रिय नहीं हुआ।
विधि डेटा को संशोधित करने के लिए ईसीसी मेमोरी वाले सर्वर पर उपयोग किया जा सकता है, दुर्भावनापूर्ण कोड बदलें और पहुंच अधिकार बदलें।
उदाहरण के लिए, पहले प्रदर्शित रोहैमर हमलों में, जब एक हमलावर के पास वर्चुअल मशीन तक पहुंच होती थी, तो वर्चुअल मशीन के सत्यापन तर्क को डाउनलोड करने और संशोधित करने के लिए होस्टनाम की उपयुक्त प्रक्रिया में बदलाव के माध्यम से दुर्भावनापूर्ण सिस्टम के अपडेट डाउनलोड किए जाते थे। .
कैसे काम करता है ये नया वेरिएंट?
शोधकर्ता किस बारे में कहते हैं यह नया हमला यह है कि ईसीसी ट्रैवर्सल त्रुटि सुधार सुविधाओं पर आधारित है: यदि एक बिट बदला जाता है, तो ईसीसी त्रुटि को ठीक कर देगा, यदि दो बिट उत्पन्न होते हैं, तो एक अपवाद फेंक दिया जाएगा और प्रोग्राम को जबरन समाप्त कर दिया जाएगा, लेकिन यदि तीन बिट एक साथ बदले जाते हैं, तो ईसीसी परिवर्तन को नोटिस नहीं कर सकता है।
उन परिस्थितियों को निर्धारित करने के लिए जिनके तहत ईसीसी सत्यापन काम नहीं करता है, दौड़ के समान एक सत्यापन विधि विकसित की गई है जो स्मृति में एक विशिष्ट पते के लिए हमले की संभावना का मूल्यांकन करने की अनुमति देती है।
विधि इस तथ्य पर आधारित है कि किसी त्रुटि को ठीक करते समय, पढ़ने का समय बढ़ जाता है और परिणामी देरी काफी मापने योग्य और ध्यान देने योग्य होती है।
हमले को प्रत्येक बिट को व्यक्तिगत रूप से बदलने के लगातार प्रयासों तक सीमित कर दिया गया है, परिवर्तन की सफलता ईसीसी सेटिंग के कारण होने वाली देरी की घटना से निर्धारित होती है।
इसलिए, एक मशीन शब्द खोज तीन चर बिट्स के साथ की जाती है। अंतिम चरण में, यह सुनिश्चित करना आवश्यक है कि दो स्थानों पर सभी तीन परिवर्तनशील बिट्स अलग-अलग हैं, और फिर एक पास में उनके मूल्य को बदलने का प्रयास करें।
डेमो के बारे में
L शोधकर्ताओं ने DDR3 मेमोरी वाले चार अलग-अलग सर्वरों पर हमले की संभावना का सफलतापूर्वक प्रदर्शन किया (सैद्धांतिक रूप से कमजोर और DDR4 मेमोरी), जिनमें से तीन Intel प्रोसेसर (E3-1270 v3, Xeon E5-2650 v1, Intel Xeon E5-2620 v1) और एक AMD (Opteron 6376) से लैस थे।
En डेमो से पता चलता है कि निष्क्रिय सर्वर पर प्रयोगशाला में बिट्स के आवश्यक संयोजन की खोज में लगभग 32 मिनट लगते हैं।
एप्लिकेशन गतिविधि से उत्पन्न होने वाले हस्तक्षेप की उपस्थिति के कारण चालू सर्वर पर हमला करना अधिक कठिन है।
उत्पादन प्रणालियों पर स्वैपेबल बिट्स के आवश्यक संयोजन को खोजने में एक सप्ताह तक का समय लग सकता है।