OpenTitan est le premier projet open source à créer une conception de référence transparente de haute qualité
À la fin de l'année dernière, nous avons partagé ici sur le blog du projet OpenTitan créé par Google et qui à l'époque G + D Mobile Security, Nuvoton Technology et Western Digital et maintenant Google a annoncé que le projet OpenTitan était terminé.
Avec lui après avoir passé les étapes de développement, de test et de vérification des schémas RTL (Register Transfer Level) et des descriptions de blocs matériels dans le langage SystemVerilog, Google considère que le projet est adapté à la conception logique de la plate-forme pour construire une puce physique et il a été déclaré gelé contre d'autres modifications.
OuvertTitan se positionne comme un projet collaboratif indépendant et est développé sous les auspices de l'organisation à but non lucratif lowRISC, qui supervise le développement d'un microprocesseur libre basé sur l'architecture RISC-V. Outre Google et lowRISC, Western Digital, Seagate, Nuvoton Technology, Winbond, Rivos, zeroRISC et G+D Mobile Security, ainsi que l'ETH Zurich, sont impliqués dans le développement.
Pour ceux qui ne connaissent pas OpenTitan, sachez que est une plateforme Root of Trust (ROT) qui peut être utilisé si nécessaire pour assurer l'intégrité des éléments matériels et logiciels du système, garantissant que les parties critiques du système n'ont pas été altérées et sont basées sur un système vérifié et un fabricant de code faisant autorité.
Nous sommes heureux d'annoncer que la coalition OpenTitan® a franchi avec succès une étape clé : le gel de RTL de son premier candidat à l'échantillon d'ingénierie ! Un instantané de notre implémentation matérielle en silicium open source de haute qualité a été publié pour la synthèse, la conception et la fabrication. Nous nous attendons à ce que des puces d'échantillons techniques soient disponibles pour des tests et des évaluations en laboratoire fin 2023.
Le projet fournit un cadre prêt à l'emploi, testé et fiable qui vous permet d'augmenter la crédibilité de vos solutions et de réduire les coûts de développement de puces de sécurité spécialisées.
Les puces basées sur OpenTitan peuvent être utilisées dans les cartes mères de serveur, les cartes réseau, appareils grand public, routeurs, Dispositifs IoT pour vérifier le micrologiciel et les composants téléchargeablesainsi que générer des identifiants système cryptographiquement uniques (protection contre la substitution d'équipement), protéger les clés cryptographiques (isolation des clés si un attaquant accède physiquement à l'équipement), fournir des services liés à la sécurité et maintenir une piste d'audit isolée qui ne peut pas être modifiée ou supprimé.
OpenTitan inclut plusieurs blocs logiques nécessaires dans les puces RoT, comme un microprocesseur ouvert basé sur l'architecture RISC-V (RV32IMCB Ibex), des coprocesseurs cryptographiques, un générateur matériel de nombres aléatoires, un gestionnaire de clés compatible DICE, un moteur de stockage sécurisé pour la mémoire à accès aléatoire, des technologies de sécurité, des blocs d'E/S, des outils de démarrage sécurisés, etc.
L'appareil fournit également des blocs qui implémentent des algorithmes de chiffrement génériques, tels que AES et HMAC-SHA256, et un accélérateur mathématique utilisé dans les algorithmes de signature numérique à clé publique, tels que RSA et les algorithmes de courbe elliptique.
Les solutions utilisées dans OpenTitan est basé sur des technologies déjà utilisées dans les jetons USB cryptographiques et les puces TPM de Google. Titan pour s'assurer que les téléchargements vérifiés sont installés sur les serveurs d'infrastructure Google, ainsi que sur les appareils Chromebook et Pixel.
Dans le même temps, contrairement aux implémentations Root of Trust existantes, OpenTitan est développé selon le concept de "sécurité par la transparence", ce qui implique la disponibilité de code et de schémas, ainsi qu'un processus de développement ouvert à part entière qui n'est pas lié à des fournisseurs et fabricants de puces spécifiques.
Le travail est passé au stade de la synthèse logique, qui convertit la RTL de haut niveau en une description de bas niveau au niveau des éléments logiques et des pilotes. Il est mentionné qu'il sera disponible pour les tests et les prototypes fonctionnels des puces devraient commencer la production fin 2023.
Pour ceux qui sont intéressés par le code spécifications associées et matérielles sont publiés sous la licence Apache 2.0. Enfin, si vous souhaitez en savoir plus, vous pouvez consulter les détails dans le lien suivant.