Muutama päivä sitten Kiinan tiedeakatemian tietotekniikan instituutti julkistettiin projekti XiangShan, jossa se on kehittynyt vuodesta 2020 erittäin suorituskykyinen avoin prosessori, joka perustuu RISC-V (RV64GC) -käyttöjoukkoarkkitehtuuriin ja jonka suorituskyky lähestyy SiFiven uusimman Performance P550 -ydinnopeutta.
Kehittäjien mukaan Xiangshan-suorittimen taustalla olevista RISC-V-ytimistä tulee niin suosittuja prosessoreiden, kuten Linux-käyttöjärjestelmien, suunnittelijoiden joukossa. Taiwanin TSMC valmistaa Xiangshanin käyttämällä 28 nm: n prosessitekniikkaa (ellei Yhdysvallat määrätä pakotteita), ja tämä on ensimmäisen sukupolven ytimiä, joiden koodinimi on Yanqi Lake.
RISC-V tarjoaa avoimen ja joustavan koneen opastusjärjestelmän jonka avulla voit luoda mikroprosessoreita mielivaltaisiin sovelluksiin vaatimatta rojalteja tai asettamatta käyttöehtoja. RISC-V: n avulla voit luoda täysin avoimia SoC: ita ja prosessoreita.
Tällä hetkellä RISC-V-spesifikaation perusteella useat yritykset ja yhteisöt erilaisilla ilmaisilla lisensseillä (BSD, MIT, Apache 2.0) kehittävät useita kymmeniä variantteja jo valmistetuista mikroprosessorisydämistä, SoC: ista ja siruista.
Tietoa henkilöstä XiangShan
El proyecto on julkaistu laitteistolohkojen kuvauksen alla Chisel-kielellä, joka käännetään Verilogiksi, FPGA-pohjaiseen viitekehykseen ja kuviin sirun toiminnan simuloimiseksi avoimessa Verilog-simulaattorissa.
"Vaikka pitkän aikavälin tavoitteemme on jatkossa olla [Cortex-] A76: n mukainen, se on edelleen kesken. Tarvitsemme maanläheistä iteratiivista optimointia. Ketterän kehityksen tarkoituksena ei ole ohittaa kulmaa. Intelin ja Armin vuosien varrella keräämät kokemukset meidän on myös kerryttävä hitaasti.
Kaaviot ja arkkitehtuurin kuvaukset ovat myös saatavilla (yhteensä yli 400 dokumenttia ja 50 tuhatta riviriviä koodia), mutta suurin osa dokumentaatioista on kiinankielisiä, ja Debiania käytetään referenssikäyttöjärjestelmänä FPGA-toteutuksen testaamiseen.
XiangShan väittää olevansa tehokkain RISC-V-siru, joka on parempi kuin SiFive P550. FPGA-testit on määrä valmistua tässä kuussa ja koodinimi "Yanqi Lake" on 8-ytiminen prototyyppisiru, joka toimii 1,3 GHz: n taajuudella ja se on valmistettu TSMC: llä käyttäen prosessitekniikkaa 28 nm.
"Toivomme, että XiangShan voi selviytyä 30 vuoden ajan", Bao sanoi käännettynä projektin äskettäisessä esityksessä. "Meillä on sopimus tavata uudelleen 30 vuoden kuluttua ja sitten nähdä, mistä XiangShanista tulee. Tämän toivomuksen toteuttamiseksi on kuitenkin vielä monia ongelmia ja haasteita, jotka on ratkaistava.
Siru sisältää 2 Mt: n välimuistin, muistiohjain, jossa on tuki DDR4-muistille (jopa 32 Gt RAM-muistia) ja PCIe-3.0-x4-liitäntä.
SPEC2006-vertailuarvon ensimmäisen sirun suorituskyvyn arvioidaan olevan 7 / Ghz, mikä vastaa ARM Cortex-A72- ja Cortex-A73-siruja.
"Aiemmin rakentamamme ketterä suunnitteluprosessi ja alusta tukevat yli 20 hengen kehitysryhmää, mikä ei ole läheskään riittävä", sanoi Bao. "Meidän on nyt harkittava, kuinka rakentaa joukko standardoituja, avoimia ja avoimen lähdekoodin avoimia prosesseja, jotka voivat tukea 2000 ihmisen avoimen lähdekoodin yhteisön kehittämistä."
Vuoden loppuun mennessä suunnitellaan toisen prototyypin valmistamista Parannetun arkkitehtuurin omaava "South Lake", jonka SMIC tuottaa 14 nm: n prosessitekniikalla ja taajuuden nousulla 2 GHz: iin.
Toisen prototyypin odotetaan saavuttavan 10 / Ghz: n suorituskyvyn SPEC2006-vertailuarvossa, joka on lähellä ARM Cortex-A76- ja Intel Core i9-10900K -prosessoreita, ja ylittää SiFive P550: n, nopeimman RISC-V-suorittimen nopeudella 8.65 / Ghz.
Lopuksi, jos haluat tietää enemmän siitä, voit tutustua XiangShanin lähdekoodiin, joka on julkaistu MulanPSL2: n alla, GitHubissa.
lähde: https://www.zhihu.com
He ovat liian optimistisia, vaikka niitä testataan edelleen, ja koska tosiasia, että suurin osa dokumenteista on kiinankielisiä, kun he löysivät sen englanniksi. Olen kuitenkin samaa mieltä siitä, että tulevaisuus on RISC-V.