Recientemente Linuxi sihtasutuse mantli all moodustati uus projekt CHIPS Alliance "Liideste, protsessorite ja süsteemide ühine riistvara"(Liideste, protsessorite ja süsteemide ühine riistvara), mis on ette nähtud avatud riistvarasüsteemide ja töötada välja RISC-V arhitektuuril põhinevad lahendused.
Selle asutajad uus projekt "CHIPS Alliance" Need on Google, SiFive, Western Digital ja Esperanto Technologies. CHIPS-i liit on määratud ennast positsioneerima neutraalse ja sõltumatu platvormina.
Mis on CHIPSI liit?
See platvorm võimaldab mitmesugustel seadmetootjatel (Riistvara) saavad oma projekte koos arendada, et luua avatud CPU-d rakendustest ja ühe kiibiga süsteemid (SoC), mis kasutavad RISC-V arhitektuuri.
RISC-V (hääldatakse "Risk-Five") on RISC-laadsel kujundusel põhinev tasuta riistvarakäsukomplekti arhitektuur (ISA). Erinevalt enamikust käskude komplektidest on RISC-V-d tasuta ja avatud ning neid saab kasutada mis tahes eesmärkidel.
Lubades kellelgi RISC-V kiipe ja tarkvara kujundada, toota ja müüa. Kuigi see pole esimene avatud arhitektuuriga ISA, kuid see on märkimisväärne, kuna see on kavandatud nii, et see oleks kasulik paljudes seadmetes.
Küll praegu tegeleb RISC-V sihtasutuse organisatsioon ainult arhitektuuriga käsukomplektist, kuid see ei tegele konkreetsete teostustega.
Sellepärast sündis see uus sihtasutus ja CHIPSI alliansi ülesanne on koostada mobiilseadmete, arvutisüsteemide, olmeelektroonika ja asjade Interneti jaoks standardne avatud kiibi disain.
"Korduvalt on näidatud, et avatud koostöö aitab tööstustel kiirendada turule jõudmise aega, saavutada pikaajalist hooldust ja luua de facto standardeid," ütles Mike Dolan, Linuxi fondi strateegiliste programmide asepresident. "
Esialgse panusena esitasid CHIPS-i alliansi asutajad järgmised arendusprojektid.
SweRV tuum
see on Western Digitali välja töötatud 32-bitine RISC-V protsessor. Kiip töötab sagedusel 1,8 GHz, See on üles ehitatud arhitektuurile, millel on kaheastmelised kaheruumilised torujuhtmed (kahesuunaline üliskaala) ja mis on mõeldud tootmiseks, kasutades 8nm CMOS-protsessitehnoloogiat.
Skeemid, dokumentatsioon, CAD-mudelid, kiibi kujundus, mikrokood ja täielik rakendamine Verilogi keeles on avatud Apache 2.0 litsentsi all.
OmniXtend
Es võrguprotokoll, mis tagab vahemälu järjepidevuse andmete edastamisel Etherneti kaudu.
OmniXtend saab võimaldab vahetada sõnumeid otse protsessori vahemäluga ning seda saab kasutada erinevate kiirendite, salvestusseadmete, mäluseadmete (NVDIMM-ide) ja võrguliideste ühendamiseks SoC-ga, samuti mitme RISC-V kiibiga süsteemide loomiseks. Projekti viis üle Western Digital.
UVM
Google on üle andnud universaalse kinnitamise metoodika rakendamise (UVM) RISC-V arvutuselementide ja projekteerimisvahendite stressitestimiseks.
Eelkõige räägime kohandatavast käskude voo generaatorist, mille abil saab tuvastada puudusi ja kitsaskohti arhitektuuri ja mikroarhitektuuri tasandil.
ettevõtte jah viis, mille asutasid RISC-V loojad, valmistasid nad koos UC Berkeley'ga uue RISC-V-l põhineva protsessori prototüübi lisaks uue riistvarakirjelduse keele Chiseli loomisele.
Viib projekti RocketChip SoC generaatori, ühtse TileLinki liidese esialgne väljaandmine SoC komponentide ja diplomaatiaraamistiku linkimiseks.
Ühisprojekti raames jätkab SiFive ka peitli keele arendamist ja FIRRTL-i vahesitlust.
Praegu RISC-V spetsifikatsiooni põhjal töötavad erinevad ettevõtted ja kogukonnad erinevate tasuta litsentside (BSD, MIT, Apache 2.0) alusel välja 21 mikroprotsessori südamiku varianti:
10 SoC-d ja 6 kiipi, mis on juba kaubanduslikult saadaval (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 ja RavenRV32).
RISC-V tugi on olnud olemas alates Glibc 2.27, binutils 2.30, gcc 7 ja Linuxi kerneli 4.15 väljaandmisest.
allikas: https://www.linuxfoundation.org