En gruppe entusiaster (med bidrag fra Pixilica) udvikler projektet RV64X, at sigter mod at skabe et sæt supplerende 3D-grafik- og multimediebehandlingsinstruktioner, der kan bruges til at integrere funktionaliteten i GPU på RISC-V-processorer.
Projektet er placeret som gratis, Det kræver ingen royalties og ingen brugsvilkår, så du kan oprette fuldt åbne RV64X-baserede GPU'er.
Pixilica samarbejder med RV64X for at foreslå et nyt sæt grafiske instruktioner designet til 3D-grafik og mediebehandling. Det kan være en sammensmeltet ISA CPU-GPU.
Disse nye instruktioner er baseret på RISC-V base vektor instruktions sæt. De vil tilføje support til nye datatyper, der er grafikspecifikke som lagdelte udvidelser i ånden af RISC-V ISA-kernen.
Om RV64X
RV64X er baseret på RISC-V ISA-vektorinstruktioner, som forbedres med understøttelse af nye datatyper og diagramspecifikke udvidelser.
For eksempel foreslås yderligere operationer til behandling af pixels (RGBA), prikker (xyzw), teksturelementer (UVW-Texels), vektorer (operationer med 2-4 elementer), materialeparametre, lysberegninger, transcendental matematik, dybdebuffere (Z - buffer) og frame buffer (Framebuffer).
Den første prototype RV64X-baseret GPU er designet til brug i mikrocontrollere og vil være begrænset til support til Vulkan graphics API, skønt de over tid lover at tilføje support til OpenGL og DirectX.
Den vigtigste motivation til udvikling er behovet for en fleksibel arkitektur, der tillader det tilslutning af udvidelser for effektivt at løse specifikke problemer, såsom tofaset trunkering af kegler, brugen af hurtige Fourier-transformationer til vilkårlige farvedybder og implementeringen af SLAM-hardware.
Fx RV64X tillader implementering af sine egne faser til beregningsrørledningen, geometriske, pixel- og rammebuffere samt oprette dine egne tessellatorer.
Det nævnes også, at med RV64X vil chipproducenter være i stand til at forberede de løsninger, de har brug for på baggrund af den eksisterende rygrad, med fokus på avancerede muligheder uden at skulle spilde tid på almindelige ting.
RV64X udvikler sig som en hybrid CPU-GPU ISA, muliggør oprettelse af specialiserede grafikmikrocontrollere og multicore-processorer, der kombinerer beregningskerner med blokke for at udføre grafiske operationer.
En processor, der kombinerer en RISC-V-kerne med en GPU-blok, ligner en enkelt enhed (ingen eksplicit GPU-kortlægning) og er programmeret ved hjælp af et samlet 64-bit instruktions sæt og SIMD-model til datalagparallelisme. RV64X-arkitekturen udvikler sig mod en kompakt og effektiv implementering, der kan implementeres på basis af FPGA'er og ASIC'er.
Open source-bevægelsen, der transformerede softwareudvikling, vinder plads blandt hardwareudviklere. Tidlig indsats med fokus på RISC-V-arkitekturen fører an. Vi udforsker løfterne og faldgruberne ved udvikling af åben hardware i vores næste specielle Open Source-projekt.
Blandt funktionerne af RV64X-arkitektur brugen af en enkelt hukommelsesmodel findes på CPU'en og GPU'en, som eliminerer yderligere RPC / IPC-mekanismer til at oversætte opkald mellem GPU-hukommelsen og CPU'en ved behandling af 3D API-operationer.
Standardgrafikoperationer kan implementeres på mikrokodeniveau. Oprettelse af brugerdefinerede shaders, rasterizers og raytracing-udvidelser understøttes. Derudover kan vektoroperationer implementeres på mikrokodeniveau for at løse problemer med simulering, computersyn og maskinindlæring.
Referenceimplementeringen RV64X inkluderer 1 KB L32-cache til instruktioner og data, 8 KB SRAM til mikrokode, instruktionsdekoder, hardwareimplementering af RV32V og RV64X instruktionssæt, mikrokodedefineret udvidet instruktionsdekoder, vektoraritmetisk logikkenhed (ALU), 136-bit registerfil med 1024 elementer, en Special Function Unit (SFU), en Texture Unit og en konfigurerbar lokal framebuffer.
Endelig hvis du vil vide mere om det du kan kontrollere detaljerne i det originale indlæg. Linket er dette.