Recentment sota el mantell de la Linux Foundation es va formar un nou projecte, la XIPS Alliance "Common Maquinari for Interfícies, Processors and Systems"(Maquinari comú per interfícies, processadors i sistemes), Destinat a promoure sistemes de maquinari oberts i desenvolupar solucions basades en l'arquitectura RISC-V.
Els fundadors d'aquest nou projecte "XIPS Alliance" són Google, SiFive, Western Digital i Esperanto Technologies. XIPS Alliance està destinada a posicionar-se com una plataforma neutral i independent.
Què és la XIPS Alliance?
aquesta plataforma permetrà que diversos fabricants d'equips (Maquinari) puguin desenvolupar els seus projectes en conjunt per crear implementacions punt per utilitzar CPU obertes i sistemes d'un sol xip (SoC) utilitzant l'arquitectura RISC-V.
RISC-V (pronunciat «Risk-Cinc») és una arquitectura de conjunt d'instruccions (ISA) de maquinari lliure basat amb un disseny de tipus RISC. A diferència de la majoria dels conjunts d'instruccions, el de RISC-V és gratuït i obert i es pot usar per a qualsevol propòsit.
El que permet que qualsevol dissenyi, fabriqui i vengui xips i programari de RISC-V. Si bé no és la primera ISA d'arquitectura oberta, però és significativa perquè està dissenyada per a ser útil en una àmplia gamma de dispositius.
Tot i que actualment l'organització de la Fundació RISC-V s'ocupa només de l'arquitectura del conjunt d'instruccions, però no s'ocupa d'implementacions específiques.
És per això que neix aquesta nova fundació i la tasca de la XIPS Alliance és preparar un disseny de xip obert estàndard per a dispositius mòbils, sistemes informàtics, electrònica de consum i Internet de les coses.
«La col·laboració oberta ha demostrat repetidament que ajuda a les indústries a accelerar el temps de comercialització, aconseguir el manteniment a llarg termini i crear estàndards de facto», va dir Mike Dolan, vicepresident de programes estratègics de la Fundació Linux. "
Com la seva contribució inicial, els fundadors de la XIPS Alliance van presentar els següents projectes per al desenvolupament conjunt.
SweRV Core
Aquest és un processador RISC-V de 32 bits desenvolupat per Western Digital. el xip funciona a una freqüència de 1,8 GHz, està construït en una arquitectura amb canonades de troncal doble de 8 nivells (SuperScalar de 2 vies) i està dissenyat per a la producció utilitzant la tecnologia de procés CMOS de 28 nm.
Els esquemes, la documentació, els models CAD, el disseny de xips, el microcodi i la implementació completa en el llenguatge Verilog estan oberts sota la llicència Apache 2.0.
OmniXtend
Es un protocol de xarxa que proporciona coherència de memòria cau a l'transferir dades a través d'Ethernet.
OmniXtend li permet intercanviar missatges directament amb la memòria cau de l'processador i pot usar-se per connectar diversos acceleradors, dispositius d'emmagatzematge, dispositius de memòria (NVDIMM) i interfícies de xarxa a l'SoC, així com per a equips amb diversos xips RISC-V. Projecte transferit per Western Digital.
UVM
Google ha transferit la implementació de la Metodologia de verificació Universal (UVM, per les sigles en anglès) per a proves d'estrès d'elements informàtics RISC-V i eines de disseny.
En particular, estem parlant d'un generador de flux de instruccions personalitzable, que es pot utilitzar per identificar falles i colls d'ampolla en el nivell d'arquitectura i microarquitectura.
L'empresa, SiFive, fundada pels creadors de RISC-V van preparar el primer prototip de processador basat en RISC-V, a més de crear un nou llenguatge de descripció de maquinari Chisel juntament amb UC Berkeley.
Transferirà el generador de RocketChip SoC a el projecte, La versió inicial de la interfície TileLink coherent per vincular els components de SoC i el marc de Diplomacy.
Com a part de el projecte conjunt, SiFive també continuarà el desenvolupament de l'llenguatge Chisel i la presentació intermèdia de la FIRRTL.
Actualment, sobre la base de l'especificació RISC-V, diferents companyies i comunitats sota diverses llicències lliures (BSD, MIT, Apache 2.0) estan desenvolupant 21 variants de nuclis de microprocessadors:
10 SoCs i 6 xips ja disponibles comercialment (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 i RavenRV32).
El suport per RISC-V ha estat present des dels llançaments de Glibc 2.27, binutils 2.30, gcc 7 i el nucli de Linux 4.15.
font: https://www.linuxfoundation.org