S'acaba de presentar el llançament de la nova versio de el projecte CoreBoot 4.13, Versió en la qual 234 desenvolupadors van participar en la creació i els qui a més van preparar més de 4200 canvis.
Per als qui desconeixen de CoreBoot, han de saber que aquesta és una alternativa de codi obert a la tradicional Sistema Bàsic d'Entrada-Sortida (BIOS) que ja es trobava en les PCs MS-DOS 80s i reemplaçant amb UEFI (Unified Extensible). CoreBoot és també un anàleg gratuït de firmware patentat i està disponible per a verificació i auditoria completes. CoreBoot s'utilitza com firmware base per a la inicialització de l'hardware i la coordinació d'arrencada.
Incloent la inicialització de l'xip gràfic, PCIe, SATA, USB, RS232. A el mateix temps, els components binaris FSP 2.0 (Intel Firmware Support Package) i el firmware binari per al subsistema Intel ME, que són necessaris per inicialitzar i llançar la CPU i el chipset, estan integrats en CoreBoot.
Principals novetats de Coreboot 4.13
Dels principals canvis que es destaquen d'aquesta nova versió, un d'ells és el suport afegit per 63 plaques base, 42 de les quals s'utilitzen en dispositius amb Chrome US o servidors de Google.
Entre les plaques que no són de Google, s'esmenten les següents:
- Acer G43T-AM3
- Asus A88XM-I FM2 +
- Supermicro X11SSH-F
- DellOptiPlex 9010
- HP EliteBook 2560p, HP EliteBook Foli 9480m, HP ProBook 6360b
- Lenovo Thinkpad X230s
- System76 lemp9
- AMD Cereme
- Biostar TH61-ITX
- BostenTech GBYT4
- Clevo L140CU / L141CU
- Intel Alderlake-P RVP
- Kontron Menja-bSL6
- Open Compute Project DeltaLake
- Prodrive Hermes
- Purism Librem Mini, Purism Librem Mini v2
- Siemens Chili
Un altre dels canvis importants d'aquesta nova versio de Cerboot 4.13, és que es va proporcionar seva pròpia implementació de l' codi base per a sistemes en un xip Bay Trail, equivalent a el codi base proporcionat per Intel.
El codi de referència personalitzat li permet reduir els components externs necessaris per al funcionament correcte a un sol arxiu MRC.bin (codi de referència de memòria) requerit per a la càrrega.
es va agregar suport inicial per a Intel TXT (Trusted Execution Technology), suficient per a executar el mòdul tboot (Trusted Boot). Implementació provada a la placa base Asrock B85M PRO4 (Haswell) TPM 2.0.
A més de que també es va agregar processament de l'indicador «ocult» per a dispositius PCI a l'arbre de dispositius, el que permet processar dispositius ocults, els paràmetres semblen que falta el dispositiu (identificador de proveïdor 0xFFFF_FFFF). En Intel PMC (Power Management Controller) s'utilitzen dispositius similars.
Es van agregar eines gen_spd.go i gen_part_id.go per generar informació SPD (Serial Presence Detect) per a la memòria LP4x i assignar identificadors per als mòduls de memòria utilitzats en plaques basades en TGL i JSL.
Es va eliminar el suport per la placa base Open Compute Project SonoraPass i 4 plaques de Google.
S'ha proposat una nova versió de el carregador d'arrencada SMM, que pot funcionar en plataformes amb més de 32 subprocessos de CPU.
Es va implementar un mecanisme de depuració d'Address Sanitizer incorporat per verificar la correcció de la feina amb la memòria, el que li permet identificar problemes com desbordaments de memòria intermèdia. El motor es pot utilitzar en ramstage i romstage per QEMU i440fx, Intel Apollo Lake i Haswell.
Dels altres canvis que es destaquen:
- Es va agregar suport inicial per x86_64, que permet més de 4 GB de memòria i inclou un codi més optimitzat. La implementació encara està limitada a l'ús en l'emulador.
- S'han realitzat preparatius per habilitar selectivament la masterització de bus PCI, per a això KConfig ha afegit configuracions que fan possible activar la masterització de bus a nivell de grups de dispositius individuals.
- Es proporciona la capacitat de canviar el nivell de sortida dels registres a la consola des romstage, activat en el bloc d'arrencada.
- S'ha proposat la quarta edició de l'assignador de recursos, que agrega suport per manipular múltiples rangs de recursos, utilitzant tot l'espai d'adreces i assignant memòria en àrees per sobre de 4 GB.
- A més, podem observar el treball per brindar suport a CoreBoot per a conjunts de xips basats en la microarquitectura AMD Zen.
obtenir CoreBoot
Finalment, per als que estiguin interessats a poder obtindre aquesta nova versió de CoreBoot poden fer-ho des de la seva secció de descàrregues, Que es troba dins de la seva pàgina web oficial de el projecte.
A més de que en ella podran trobar documentació i més informació sobre el projecte.