الاسبوع الماضي تم الإعلان عن دبليو كليفورد الذي أصدر الإصدار الجديد 0.8 من Yosys.
بالنسبة لأولئك الذين لم يسمعوا عن Yosys يمكنني أن أقول لك ذلك eهذا إطار عمل لأدوات التوليف من اليمين إلى اليسار. تحسب حاليا مع توافق واسع فيريلوج ويوفر مجموعة أساسية من خوارزميات التوليف لمختلف مجالات التطبيق.
تمت إضافة أشياء كثيرة في هذا الإصدار الجديد، ولكن المعلومات الرئيسية التي يمكن رؤيتها في مذكرة الإصدار هي أن تطوير Yosys نشط للغاية.
يمكن اعتبار هدف يوسيس في أن يصبح "سكين الجيش السويسري الحر" الخاص بـ FPGA أمرًا لا غنى عنه تقريبًا اليوم.
حول Yosys Open SYnthesis Suite
يوسيس يمكن تكييفها لأداء أي عمل توليفي من خلال الجمع بين التمريرات الموجودة (الخوارزميات) باستخدام البرامج النصية التجميعية وإضافة تصاريح إضافية حسب الحاجة عند توسيع قاعدة كود Yosys C ++.
Yosys هو برنامج مجاني مرخص بموجب ترخيص ISC (ترخيص متوافق مع GPL مشابه من حيث شروط ترخيص MIT أو ترخيص BSD المكون من فقرتين).
في عملية تطوير FPGA / ASIC ، يعتبر التوليف خطوة لتحويل نموذج الأجهزة المحاكى إلى "قائمة RTL netlist" التي يمكن من خلالها اشتقاق الدائرة الفعلية.
حول فيريلوج
فيريلوج هي لغة نمذجة الأجهزة (لغة وصف الأجهزة HDL) لوصف محاكاة للدوائر الرقمية.
يعمل نموذج Verilog هذا كمواصفات للإدراك "المادي" للمكون النموذجي.
يمكن النظر إلى توليف HDL على أنه تحويل لرمز HDL إلى "مخطط إلكتروني" يتكون من مكونات رقمية متصلة ببعضها البعض. وهذا ما يسمى "قائمة شبكة RTL" (مستوى نقل السجل).
ليس Yosys هو البرنامج المجاني الوحيد لتركيب Verilog (يمكننا أيضًا التفكير في استخدام ODIN II في مجموعة برامج VTR).
ولكن ، بلا شك ، البرمجيات الحرة هي التي تم الحديث عنها مؤخرًا والتي يعد تطويرها الأكثر نشاطًا.
في الواقع، يستهدف Yosys الآن الكثير من FPGAs الرخيصة مثل CoolRunner-II و ECP5 و MAX10 و Cyclone IV وخاصة ICE40.
يعد ICE40 مميزًا بعض الشيء في القائمة ، حيث تم إطلاق سلسلة التطوير بأكملها في FPGA.
بالطبع، يمكننا القيام بتوليف Verilog لأن FPGA متوافق مع Yosys، ولكن أيضًا موقع التوجيه باستخدام arachnepnr ، وكذلك إنشاء ملف التكوين (bitstream) باستخدام icepack / iceprog.
من الممكن أيضًا التحقق من الأوقات باستخدام icetime.
حول الإصدار الجديد من Yosys
- في هذا الإصدار الجديد من Yosys ، تم الإعلان عن الوظائف الجديدة ، والتي يمكن تسليط الضوء على ما يلي:
- لغة FIRRTL التي يستخدمها Chisel3 هي خلفية محتملة لإنشاء قائمة الشبكة
- يمكن اعتبار دعم محرك التحقق الرسمي لـ yosys-smtb مستقرًا تقريبًا.
- قائمة FPGAs المدعومة (وغيرها من ASICs) طويلة بشكل ميؤوس منه ؛
- بالإضافة إلى تنسيقات "netlist" التي تسمح بإعادة الاندماج في البرامج المملوكة للمؤسسين: BLIF و EDIF و BTOR و SMT-LIB و RTL Verilog و FIRRTL
كيفية تثبيت Yosys على Linux؟
لأولئك الذين أن تكون قادرًا على تجربة هذه الأداة، يمكنهم إجراء التثبيت على أنظمتهم. للقيام بذلك ، يجب عليهم اتباع التعليمات التي نشاركها أدناه.
إلى يمكن لمستخدمي Ubuntu ومشتقاته الاستمتاع بتثبيت بسيط. يمكن القيام بذلك عن طريق إضافة المستودع التالي إلى نظامك.
أولاً ، يجب أن نفتح محطة طرفية باستخدام Ctrl + ALT + T وننفذ فيها الأمر التالي:
sudo add-apt-repository ppa:saltmakrell/ppa
تم ذلك الآن يجب علينا تحديث قائمة الحزم والمستودعات الخاصة بنا بـ:
sudo apt-get update
وأخيرًا نقوم بتثبيت التطبيق باستخدام:
sudo apt-get install yosys
بالنسبة لبقية توزيعات Linux ، يجب علينا تجميع الأداة. لهذا يجب علينا استنساخ الكود المصدري لمستودع GIT:
git clone https://github.com/cliffordwolf/yosys.git
تكوين إعدادات البناء باستخدام:
make config-clang vi Makefile vi Makefile.conf
أخيرًا ، قم ببناء واختبار وتثبيت:
make make test sudo make install
من أجل الحصول على مزيد من المعلومات حول هذا الموضوع ، وكذلك للعثور على وثائق حول استخدام Yosys ، يمكنك ذلك قم بزيارة الرابط التالي.