مؤخرا تحت عباءة مؤسسة Linux ، تم تشكيل مشروع جديد ، CHIPS Alliance "الأجهزة المشتركة للواجهات والمعالجات والأنظمة"(الأجهزة المشتركة للواجهات والمعالجات والأنظمة) ، تهدف إلى تعزيز أنظمة الأجهزة المفتوحة و تطوير الحلول بناءً على بنية RISC-V.
مؤسسو هذا مشروع جديد "CHIPS Alliance" هم Google و SiFive و Western Digital و Esperanto Technologies. تم تصميم CHIPS Alliance لوضع نفسه كمنصة محايدة ومستقلة.
ما هو تحالف CHIPS؟
هذه المنصة سيسمح لشركات تصنيع المعدات المختلفة (المعدات) يمكنهم تطوير مشاريعهم معًا لإنشاء تطبيقات مفتوحة لوحدة المعالجة المركزية خارج الصندوق وأنظمة الشريحة الواحدة (SoC) باستخدام بنية RISC-V.
RISC-V (يُنطق "Risk-Five") عبارة عن بنية مجموعة تعليمات للأجهزة (ISA) مجانية تستند إلى تصميم يشبه RISC. على عكس معظم مجموعات التعليمات ، فإن RISC-V مجاني ومفتوح ويمكن استخدامه لأي غرض.
السماح لأي شخص بتصميم وتصنيع وبيع رقائق وبرامج RISC-V. على الرغم من أنها ليست أول بنية ISA مفتوحة ، إلا أنها مهمة لأنها مصممة لتكون مفيدة على مجموعة واسعة من الأجهزة.
على أية حال حاليًا ، لا يتعامل تنظيم مؤسسة RISC-V إلا مع الهندسة المعمارية من مجموعة التعليمات ، لكنها لا تتعامل مع تطبيقات محددة.
هذا هو السبب وراء إنشاء هذه المؤسسة الجديدة ومهمة تحالف CHIPS هو إعداد تصميم شريحة مفتوحة قياسية للأجهزة المحمولة وأنظمة الكمبيوتر والإلكترونيات الاستهلاكية وإنترنت الأشياء.
قال مايك دولان ، نائب رئيس البرامج الإستراتيجية لمؤسسة لينكس: "لقد أظهر التعاون المفتوح مرارًا وتكرارًا أنه يساعد الصناعات على تسريع الوقت اللازم للتسويق ، وتحقيق صيانة طويلة المدى ، وإنشاء معايير فعلية". "
كمساهمة أولية لك ، قدم مؤسسو تحالف CHIPS المشاريع التالية من أجل التنمية المشتركة.
SweRV الأساسية
هذا هو معالج RISC-V 32 بت تم تطويره بواسطة Western Digital. رقاقة يعمل بتردد 1,8 جيجاهرتز ، إنه مبني على بنية مع خطوط أنابيب مزدوجة ذات 8 مستويات (مقياس فائق ثنائي الاتجاه) ومصمم للإنتاج باستخدام تقنية معالجة CMOS 2 نانومتر.
المخططات والوثائق ونماذج CAD وتصميم الرقائق والرمز الصغير والتنفيذ الكامل بلغة Verilog مفتوحة بموجب ترخيص Apache 2.0.
أومنيكستيند
Es بروتوكول شبكة يوفر تناسقًا في ذاكرة التخزين المؤقت عند نقل البيانات عبر إيثرنت.
سوف OmniXtend يسمح لك بتبادل الرسائل مباشرة مع ذاكرة التخزين المؤقت للمعالج ويمكن استخدامه لتوصيل العديد من المسرعات وأجهزة التخزين وأجهزة الذاكرة (NVDIMMs) وواجهات الشبكة بـ SoC ، وكذلك لإنشاء أنظمة ذات شرائح RISC-V متعددة. تم نقل المشروع عن طريق ويسترن ديجيتال.
أوفم
نقلت Google تطبيق منهجية التحقق العالمية (UVM) لاختبار التحمل لعناصر الحوسبة RISC-V وأدوات التصميم.
على وجه الخصوص ، نحن نتحدث عن مولد تدفق تعليمات قابل للتخصيص ، والذي يمكن استخدامه لتحديد العيوب والاختناقات على مستوى الهندسة المعمارية والبنية الدقيقة.
الشركة SiFive ، أسسها مبتكرو RISC-V قاموا بإعداد أول نموذج أولي للمعالج يعتمد على RISC-V ، بالإضافة إلى إنشاء لغة وصف جديدة للأجهزة Chisel مع جامعة كاليفورنيا في بيركلي.
سيتم نقل مولد RocketChip SoC إلى المشروع، الإصدار الأولي لواجهة TileLink المتسقة لربط مكونات SoC وإطار العمل الدبلوماسي.
كجزء من المشروع المشترك ، ستواصل SiFive أيضًا تطوير لغة الإزميل والعرض المؤقت لـ FIRRTL.
حاليا، استنادًا إلى مواصفات RISC-V ، تقوم شركات ومجتمعات مختلفة بموجب تراخيص مجانية مختلفة (BSD و MIT و Apache 2.0) بتطوير 21 نوعًا مختلفًا من نوى المعالجات الدقيقة:
10 شرائح SoCs و 6 شرائح متوفرة تجاريًا بالفعل (SiFive FE310-G000 و SiFive Freedom U540 و GreenWaves GAP 8 و Kendryte K210 و NXP RV32M1 و RavenRV32).
كان دعم RISC-V موجودًا منذ إصدارات Glibc 2.27 و binutils 2.30 و gcc 7 و Linux kernel 4.15.
مصدر: https://www.linuxfoundation.org