一群爱好者(来自Pixilica的贡献)正在开发该项目 RV64X, 该 旨在创造 一组补充3D图形和多媒体处理指令,可用于集成 RISC-V处理器上的GPU。
该项目定位为免费, 它不需要使用费,也不需要使用条款,因此您可以创建完全开放的基于RV64X的GPU。
Pixilica与RV64X合作,提出了一套针对3D图形和媒体处理而设计的新图形指令。 它可能是融合的ISA CPU-GPU。
这些新指令基于RISC-V基本向量指令集。 他们将根据RISC-V ISA内核的精神,增加对特定于图形的新数据类型的支持,作为分层扩展。
关于RV64X
RV64X 基于RISC-V ISA矢量指令,通过支持新的数据类型和特定于图表的扩展功能对其进行了增强。
例如,提出了其他操作来处理像素(RGBA),点(xyzw),纹理元素(UVW-Texels),矢量(使用2-4个元素的操作),材质参数,照明计算,先验数学,深度缓冲区(Z -缓冲区)和帧缓冲区(帧缓冲区)。
第一个原型 基于RV64X的GPU设计用于微控制器和 将仅限于支持Vulkan图形API, 尽管随着时间的推移,他们承诺会增加对OpenGL和DirectX的支持。
主要动机 为了发展 需要一种灵活的架构,该架构允许 扩展的连接以有效解决特定问题,例如圆锥的两相截断,对任意颜色深度使用快速傅立叶变换以及SLAM硬件的实现。
例如: RV64X允许为计算管线实现其自己的阶段,几何,像素和帧缓冲区,以及创建自己的镶嵌器。
还要提到的是,借助RV64X,芯片制造商将能够基于现有主干网专注于高级功能来准备所需的解决方案,而不必浪费时间在普通事物上。
RV64X正在演变为混合CPU-GPU ISA, 允许创建专门的图形微控制器和多核处理器,这些处理器将计算核心与模块结合起来以执行图形操作。
将RISC-V内核与GPU块结合在一起的处理器看起来像一个单元(没有显式的GPU映射),并且使用统一的64位指令集和SIMD模型进行编程,以实现数据层并行性。 RV64X体系结构正在朝着一种紧凑,高效的实现发展,该实现可以在FPGA和ASIC的基础上实现。
改变软件开发的开源运动在硬件开发人员中日益流行。 早期专注于RISC-V架构的工作正在引领潮流。 我们将在下一个开源特别项目中探索开放硬件开发的前景和陷阱。
功能之中 RV64X体系结构 在CPU和GPU上可以使用单个内存模型,消除了在处理3D API操作时在GPU内存和CPU之间转换调用的其他RPC / IPC机制。
可以在微码级别上实现标准图形操作。 支持创建自定义着色器,光栅化器和光线跟踪扩展。 此外,可以在微码级别实现矢量运算,以解决模拟,计算机视觉和机器学习问题。
参考实现 RV64X包括用于指令和数据的1 KB L32高速缓存,用于微码的8 KB SRAM,指令解码器,RV32V和RV64X指令集的硬件实现,微码定义的扩展指令解码器,矢量算术逻辑单元(ALU),具有136个元素的1024位寄存器文件,特殊功能单元(SFU),纹理单元和可配置的本地帧缓冲区。
最后, 如果您想了解更多 您可以在原始帖子中查看详细信息。 链接是这个。