CHIPS联盟，一个促进开放芯片和SoC的联盟

recientemente 在Linux基金会的领导下，一个新项目CHIPS联盟成立了 “接口，处理器和系统的通用硬件“（接口，处理器和系统的通用硬件），旨在促进开放式硬件系统和 根据RISC-V架构开发解决方案.

这个的创始人 新项目“ CHIPS联盟” 他们是Google，SiFive，Western Digital和世界语技术公司。 CHIPS联盟注定要把自己定位为一个中立且独立的平台。

什么是CHIPS联盟？

这个平台 将允许各种设备制造商 （硬件） 可以一起开发他们的项目，以创建开放的即用型CPU实现 以及使用RISC-V架构的单芯片系统（SoC）。

RISC-V（发音为“风险五”）是一种基于类似RISC的设计的免费硬件指令集体系结构（ISA）。 与大多数指令集不同，RISC-V是免费开放的，可以用于任何目的。

允许任何人设计，制造和销售RISC-V芯片和软件。 尽管它不是第一个开放式结构的ISA，但是它具有重要意义，因为它被设计为可在多种设备上使用。

虽然 目前，RISC-V基金会的组织仅处理架构 从指令集中 但它不涉及特定的实现。

这就是这个新基金会诞生和CHIPS联盟的任务的原因 为移动设备，计算机系统，消费类电子产品和物联网准备标准的开放芯片设计。

Linux基金会战略计划副总裁Mike Dolan表示：“开放式协作已多次被证明可以帮助行业缩短上市时间，实现长期维护并创建事实上的标准。” ”

作为您的最初贡献， CHIPS联盟的创始人介绍了以下共同开发的项目。

SweRV核心

此 是Western Digital开发的32位RISC-V处理器。 芯片 以1,8 GHz的频率运行 它建立在具有8级双主干管道（2路超大规模）的体系结构上，并设计为使用28nm CMOS工艺技术进行生产。

在Apache 2.0许可下，可以使用Verilog语言打开原理图，文档，CAD模型，芯片设计，微代码和完整实现。

万能

Es 通过以太网传输数据时提供高速缓存一致性的网络协议。

OmniXtend将 允许您直接与处理器缓存交换消息 可以用于将各种加速器，存储设备，存储设备（NVDIMM）和网络接口连接至SoC，以及用于创建具有多个RISC-V芯片的系统。 西部数据转让的项目。

UVM

Google已经转移了通用验证方法的实施 （紫外线） 用于压力测试RISC-V计算元素和设计工具。

特别是，我们正在讨论可定制的指令流生成器，该生成器可用于在体系结构和微体系结构级别识别缺陷和瓶颈。

该公司 SiFive， 由RISC-V的创建者创立，他们除了与UC Berkeley一起创建了新的硬件描述语言Chisel外，还准备了基于RISC-V的处理器的第一个原型。

将RocketChip SoC生成器转移到项目中，是用于链接SoC组件和Diplomacy框架的一致的TileLink接口的初始版本。

作为联合项目的一部分，SiFive也将继续开发Chisel语言和FIRRTL的临时介绍。

目前， 根据RISC-V规范，获得各种免费许可（BSD，MIT，Apache 2.0）的不同公司和社区正在开发21种微处理器内核变体：

10个SoC和6个芯片已经上市（SiFive FE310-G000，SiFive Freedom U540，GreenWaves GAP 8，Kendryte K210，NXP RV32M1和RavenRV32）。

自Glibc 2.27，binutils 2.30，gcc 7和Linux内核4.15发行以来，对RISC-V的支持一直存在。

数据来源： https://www.linuxfoundation.org