SPOILER：英特尔处理器上的新的推测性执行攻击

一群人 伍斯特工业学院的研究人员 （美国） 和吕贝克大学 （德国） 透露了新攻击“ SPOILER”的细节 处理器中投机操作的机制。

攻击 它特定于Intel处理器，并不在AMD和ARM CPU上显示。 拟议的攻击技术 允许确定虚拟地址在物理内存中的反映，从而可以大大提高执行已知的低级别攻击的效率 操纵物理内存中页面的布局。

什么是SPOILER？

科莫 写缓冲区可能会影响读缓冲区中加载的数据 （例如，当不完整的写操作可能会影响推测性读取数据时），在提交之前 在读取操作中，分析了对先前写入操作的依赖性。

在相交的情况下，进行推测性读取操作 将其丢弃，并使用相关数据更新缓冲单元的内容。

问题在于，只有在接收到有关完整物理地址的信息之后，才可能完全评估写操作的依赖性，因此 在预读时仅执行基于不完整地址信息的部分验证。

如果发生物理地址访问冲突，则这种操作会导致延迟，可以跟踪其外观。

使用rdtscp和mfence指令，可以确保写入缓冲区中充满了具有相同偏移量但在不同虚拟内存页面上的地址。

另外，当分析访问具有相同偏移量但在不同存储页面上的存储区域时的延迟时， 攻击者可以检测到有序内存访问缓冲区中的依赖关系确定缺陷，并确定物理内存页面的布局。

SPOILER还使其他攻击受益

根据研究人员， SPOILER技术允许“ Prime + Probe”攻击加快攻击速度，以确定内存内容 通过分析处理器高速缓存的状态4096次。

该方法还适用于确定一个接一个分配的存储页， 可以提高效力 从RowHammer攻击中 用于选择性地将其他进程的内存内容更改为100％。

这包括实现这样的能力 来自虚拟机的攻击例如： 使用在浏览器中运行的JavaScript代码，尽管以前在浏览器中已采取措施限制计时器的准确性。

为Spectre开发的保护措施不会阻止SPOILER攻击。 幽灵类攻击操纵了单个指令的推测执行，在确定了失败的预测之后，处理器会丢弃其结果，但是执行轨迹会存储在公共缓存中。

技术 SPOILER涉及将内存内容预加载到处理器的寄存器中的机制。

为了与处理器中的内存进行交互，该缓冲区是一个内存顺序缓冲区（MOB），它实现了两个循环缓冲区，一个用于将数据从寄存器写入存储器，另一个用于从存储器读取到存储器。

写缓冲区始终按照指令的顺序进行解析，读缓冲区允许将数据主动加载到高速缓存中，而无需等待与写缓冲区的同步并且仅部分检查依赖关系。

自第一代英特尔酷睿处理器以来，该问题就很明显了。
AMD和ARM处理器使用不同的逻辑来处理内存有序访问缓冲区，因此它们不受此问题的影响。

3个月前，英特尔已收到有关此漏洞的通知，但尚未提出修复建议。

数据来源： arxiv.org