Yosys: платформа с открытым исходным кодом для инструментов синтеза Verilog

Йосис show_rtl

На прошлой неделе Объявление было сделано У. Клиффордом, который выпустил новую версию 0.8 Yosys.

Для тех, кто не слышал о Yosys, могу сказать, что eЭто фреймворк для инструментов синтеза RTL.. В настоящее время считается с широкой совместимостью с Verilog и предоставляет базовый набор алгоритмов синтеза для различных областей приложений.

В этом новом выпуске много чего было добавлено, но основная информация, которую можно увидеть в примечании к выпуску, заключается в том, что разработка Yosys идет очень активно.

Цель Йосиса стать «бесплатным швейцарским армейским ножом» для FPGA сегодня может считаться практически незаменимой.

О Yosys Open SYnthesis Suite

Йосис может быть адаптирован для выполнения любой работы по синтезу путем объединения существующих проходов (алгоритмы) использование сценариев синтеза и добавление дополнительных проходов по мере необходимости при расширении кодовой базы Yosys C ++.

Yosys - это бесплатное программное обеспечение, лицензируемое по лицензии ISC (лицензия, соответствующая GPL, аналогичная по условиям лицензии MIT или лицензии BSD с двумя пунктами).

В процессе разработки FPGA / ASIC синтез - это этап преобразования смоделированной аппаратной модели в «список цепей RTL», из которого может быть получена фактическая схема.

show_coarse

О Verilog

Verilog - это язык моделирования оборудования (язык описания оборудования HDL) для описания моделирования цифровых схем.

Эта модель Verilog служит спецификацией для «физической» реализации моделируемого компонента.

Синтез HDL можно рассматривать как преобразование кода HDL в «электронную схему», состоящую из цифровых компонентов, связанных друг с другом. Это называется «Список сетей RTL» (уровень передачи журнала).

Yosys - не единственное бесплатное программное обеспечение для синтеза Verilog (Мы также можем подумать об использовании ODIN II в программном пакете VTR).

Но, без сомнения, свободное программное обеспечение - это то, о чем говорили в последнее время и чье развитие идет наиболее активно.

В самом деле, Yosys теперь нацелен на множество дешевых ПЛИС, таких как CoolRunner-II, ECP5, MAX10, Cyclone IV и особенно ICE40.

ICE40 немного особенный в списке, так как для этой FPGA была запущена вся цепочка разработки.

Конечно, мы можем выполнить синтез Verilog, поскольку ПЛИС совместима с Yosys, но также местоположение маршрутизации с помощью arachnepnr, а также создание файла конфигурации (битовый поток) с помощью icepack / iceprog.

Также можно проверить время с помощью icetime.

show_cmos

О новой версии Yosys

  • В этом новом выпуске Yosys были анонсированы новые функции, из которых можно выделить следующие:
  • Язык FIRRTL, используемый Chisel3, является возможным сервером для генерации списка соединений;
  • Поддержка механизма формальной проверки yosys-smtb практически может считаться стабильной.
  • Список поддерживаемых FPGA (и других ASIC) безнадежно велик;
  • А также форматы «netlist», позволяющие реинтегрировать в проприетарное программное обеспечение основателей: BLIF, EDIF, BTOR, SMT-LIB, RTL Verilog, FIRRTL

Как установить Yosys на Linux?

Для тех, кто заинтересованы в возможности попробовать этот инструмент, они могут выполнить установку в своих системах. Для этого они должны следовать инструкциям, которые мы делимся ниже.

к те, кто являются пользователями Ubuntu и его производных, могут наслаждаться простой установкой. Это можно сделать, добавив в вашу систему следующий репозиторий.

Сначала мы должны открыть терминал с помощью Ctrl + ALT + T и выполнить в нем следующую команду:

sudo add-apt-repository ppa:saltmakrell/ppa

Сделав это, мы должны обновить наш список пакетов и репозиториев, добавив:

sudo apt-get update 

И, наконец, мы устанавливаем приложение с помощью:

sudo apt-get install yosys

Для остальных дистрибутивов Linux мы должны скомпилировать инструмент. Для этого мы должны клонировать исходный код репозитория GIT:

git clone https://github.com/cliffordwolf/yosys.git

Настройте параметры сборки с помощью:

make config-clang

vi Makefile

vi Makefile.conf

Наконец, соберите, протестируйте и установите:

make

make test

sudo make install

Чтобы получить дополнительную информацию об этом, а также найти документацию по использованию Yosys, вы можете перейдите по следующей ссылке.


Содержание статьи соответствует нашим принципам редакционная этика. Чтобы сообщить об ошибке, нажмите здесь.

Будьте первым, чтобы комментировать

Оставьте свой комментарий

Ваш электронный адрес не будет опубликован.

*

*

  1. Ответственный за данные: AB Internet Networks 2008 SL
  2. Назначение данных: контроль спама, управление комментариями.
  3. Легитимация: ваше согласие
  4. Передача данных: данные не будут переданы третьим лицам, кроме как по закону.
  5. Хранение данных: база данных, размещенная в Occentus Networks (ЕС)
  6. Права: в любое время вы можете ограничить, восстановить и удалить свою информацию.

bool (истина)