Недавно под эгидой Linux Foundation был сформирован новый проект - CHIPS Alliance. Общее оборудование для интерфейсов, процессоров и систем»(Общее оборудование для интерфейсов, процессоров и систем), предназначенные для продвижения открытых аппаратных систем и разрабатывать решения на основе архитектуры RISC-V.
Основатели этого новый проект "ЧИПС Альянс" это Google, SiFive, Western Digital и Esperanto Technologies.. CHIPS Alliance призван позиционировать себя как нейтральная и независимая платформа.
Что такое альянс CHIPS?
Эта платформа позволит производителям различного оборудования (Hardware) могут вместе разрабатывать свои проекты для создания готовых открытых реализаций ЦП и однокристальные системы (SoC), использующие архитектуру RISC-V.
RISC-V (произносится как «Risk-Five») - это бесплатная архитектура с набором команд аппаратного обеспечения (ISA), основанная на RISC-подобном дизайне. В отличие от большинства наборов инструкций, RISC-V бесплатен и открыт и может использоваться для любых целей.
Разрешить всем разрабатывать, производить и продавать микросхемы и программное обеспечение RISC-V. Хотя это не первая ISA с открытой архитектурой, но она имеет большое значение, поскольку предназначена для использования на широком спектре устройств.
Хотя в настоящее время организация RISC-V Foundation занимается только архитектурой из набора инструкций, но он не касается конкретных реализаций.
Вот почему родился этот новый фонд и задача CHIPS Alliance заключается в разработке стандартной открытой микросхемы для мобильных устройств, компьютерных систем, бытовой электроники и Интернета вещей.
«Открытое сотрудничество неоднократно показывалось, что помогает отраслям сократить время выхода на рынок, обеспечить долгосрочное обслуживание и создать стандарты де-факто», - сказал Майк Долан, вице-президент по стратегическим программам Linux Foundation. "
В качестве вашего первоначального взноса учредители CHIPS Alliance представили следующие проекты для совместной разработки.
Ядро SweRV
Este это 32-битный процессор RISC-V, разработанный Western Digital. Чип работает на частоте 1,8 ГГц, Он построен на архитектуре с 8-уровневыми двойными магистральными конвейерами (2-way superscale) и предназначен для производства с использованием 28-нм техпроцесса CMOS.
Схемы, документация, модели САПР, дизайн микросхем, микрокод и полная реализация на языке Verilog открыты под лицензией Apache 2.0.
OmniXtend
Es сетевой протокол, обеспечивающий согласованность кеша при передаче данных через Ethernet.
OmniXtend будет позволяет обмениваться сообщениями напрямую с кешем процессора и может использоваться для подключения к SoC различных ускорителей, запоминающих устройств, устройств памяти (NVDIMM) и сетевых интерфейсов, а также для создания систем с несколькими чипами RISC-V. Проект передан Western Digital.
УВМ
Google передал внедрение универсальной методологии верификации (УВМ) для стресс-тестирования вычислительных элементов и средств проектирования RISC-V.
В частности, речь идет о настраиваемом генераторе потока инструкций, который можно использовать для выявления недостатков и узких мест на уровне архитектуры и микроархитектуры.
компания СиФив, Основанная создателями RISC-V, они подготовили первый прототип процессора на основе RISC-V, в дополнение к созданию нового языка описания оборудования Chisel вместе с UC Berkeley.
Передадим в проект генератор SoC RocketChip, первоначальный выпуск согласованного интерфейса TileLink для связи компонентов SoC и платформы Diplomacy.
В рамках совместного проекта SiFive также продолжит развитие языка Chisel и промежуточную презентацию FIRRTL.
В настоящее время, На основе спецификации RISC-V разные компании и сообщества под различными бесплатными лицензиями (BSD, MIT, Apache 2.0) разрабатывают 21 вариант ядер микропроцессора:
10 SoC и 6 чипов уже коммерчески доступны (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 и RavenRV32).
Поддержка RISC-V существует с момента выпуска Glibc 2.27, binutils 2.30, gcc 7 и ядра Linux 4.15.
источник: https://www.linuxfoundation.org