Dans la dernière semaine Une annonce a été faite par W. Clifford qui a publié la nouvelle version 0.8 de Yosys.
Pour ceux qui n'ont pas entendu parler de Yosys, je peux vous dire que eCeci est un cadre pour les outils de synthèse RTL. Compte actuellement avec une large compatibilité Verilog et fournit un ensemble de base d'algorithmes de synthèse pour divers domaines d'application.
Beaucoup de choses ont été ajoutées dans cette nouvelle version, mais la principale information que l'on peut voir dans la note de publication est que le développement de Yosys est très actif.
L'objectif de Yosys de devenir le «couteau suisse gratuit» du FPGA peut être considéré aujourd'hui presque indispensable.
À propos de Yosys Open SYnthesis Suite
yosys peut être adapté pour effectuer tout travail de synthèse en combinant les passes existantes (algorithmes) en utilisant des scripts de synthèse et en ajoutant des passes supplémentaires si nécessaire lors de l'extension de la base de code Yosys C ++.
Yosys est un logiciel libre sous licence ISC (une licence conforme à la GPL qui est similaire en termes à la licence MIT ou à la licence BSD à 2 clauses).
Dans le processus de développement FPGA / ASIC, la synthèse est l'étape de conversion du modèle matériel simulé en "RTL netlist" à partir de laquelle le circuit réel peut être dérivé.
À propos de Verilog
Verilog est un langage de modélisation matérielle (Hardware Description Language HDL) pour décrire une simulation de circuits numériques.
Ce modèle Verilog sert de spécification pour une réalisation "physique" du composant modélisé.
La synthèse HDL peut être considérée comme une conversion du code HDL en un «schéma électronique» constitué de composants numériques connectés les uns aux autres. C'est ce qu'on appelle la "liste des réseaux RTL" (niveau de transfert de journal).
Yosys n'est pas le seul logiciel gratuit de synthèse Verilog (On peut aussi penser à utiliser ODIN II dans la suite logicielle VTR).
Mais, sans aucun doute, le logiciel libre est celui dont on a parlé le plus récemment et dont le développement est le plus actif.
En fait, Yosys cible désormais de nombreux FPGA bon marché comme CoolRunner-II, ECP5, MAX10, Cyclone IV et surtout l'ICE40.
L'ICE40 est un peu spécial sur la liste, car pour ce FPGA, toute la chaîne de développement a été lancée.
Bien sûr, on peut faire de la synthèse Verilog puisque le FPGA est compatible avec Yosys, mais aussi l'emplacement de routage avec arachnepnr, ainsi que la génération du fichier de configuration (bitstream) avec icepack / iceprog.
Il est également possible de vérifier les heures avec icetime.
À propos de la nouvelle version de Yosys
- Dans ce nouveau lancement de Yosys, les nouvelles fonctionnalités ont été annoncées, parmi lesquelles les suivantes peuvent être mises en évidence:
- Le langage FIRRTL utilisé par Chisel3 est un backend possible pour générer la netlist;
- Le support du moteur de vérification formelle de yosys-smtb peut presque être considéré comme stable.
- La liste des FPGA pris en charge (et autres ASIC) est désespérément longue;
- Ainsi que les formats «netlist» permettant la réintégration dans les logiciels propriétaires des fondateurs: BLIF, EDIF, BTOR, SMT-LIB, RTL Verilog, FIRRTL
Comment installer Yosys sur Linux?
C'est pour qui sont intéressés à pouvoir essayer cet outil, ils peuvent effectuer l'installation sur leurs systèmes. Pour ce faire, ils doivent suivre les instructions que nous partageons ci-dessous.
Pour ceux qui sont des utilisateurs d'Ubuntu et de ses dérivés peuvent profiter d'une installation simple. Cela peut être fait en ajoutant le référentiel suivant à votre système.
Nous devons d'abord ouvrir un terminal avec Ctrl + ALT + T et y exécuter la commande suivante:
sudo add-apt-repository ppa:saltmakrell/ppa
Cela fait maintenant, nous devons mettre à jour notre liste de packages et de référentiels avec:
sudo apt-get update
Et enfin nous installons l'application avec:
sudo apt-get install yosys
Pour le reste des distributions Linux, nous devons compiler l'outil. Pour cela, nous devons cloner le code source du référentiel GIT:
git clone https://github.com/cliffordwolf/yosys.git
Configurez les paramètres de construction avec:
make config-clang vi Makefile vi Makefile.conf
Enfin, construisez, testez et installez:
make make test sudo make install
Afin d'obtenir plus d'informations à son sujet, ainsi que pour pouvoir trouver de la documentation sur l'utilisation de Yosys, vous pouvez visitez le lien suivant.