CoreBoot 4.17 est déjà sorti et ce sont ses nouveautés

La version du projet CoreBoot 4.17 a été publiée, au sein duquel une alternative gratuite au micrologiciel propriétaire et au BIOS est en cours de développement.

Depuis la sortie de la version 4.16, il y a eu plus de 1300 150 nouveaux commits d'environ XNUMX contributeurs. Parmi ces personnes, environ 15 étaient des déclarants pour la première fois.

Principales nouveautés de CoreBoot 4.17

Dans cette nouvelle version qui est présentée, on peut constater que Fonctions TIS ajoutées (TPM Interface Specification) spécifiques au fournisseur pour lire et écrire directement à partir des registres TPM (Trusted Platform Module) : tis_vendor_read() et tis_vendor_write().

Un autre changement qui ressort est que le prise en charge de l'interception des déréférencements de pointeur null via les journaux de débogage et qu'en plus La détection de périphérique i2c a été implémentée pour faciliter le travail avec des laques équipées de pavés tactiles ou d'écrans tactiles de différents fabricants.

Par ailleurs, Il est à noter que la possibilité d'enregistrer les données de temps dans un format a été ajoutée. convient pour générer des graphiques FlameGraph qui montrent clairement combien de temps est consacré aux différentes étapes de la version.

Ajout d'une option à l'utilitaire cbmem pour ajouter l'heure de l'espace utilisateur à la table "horodatage" de cbmem, ce qui permet de refléter les événements dans cbmem sur les étapes exécutées après CoreBoot.

Le capacité intégrée à générer des tables de pages de mémoire statiques à partir de fichiers assembleur, sans avoir besoin d'appeler des utilitaires tiers.

D'autre part, il est également souligné que corrigé une vulnérabilité (CVE-2022-29264) manifesté dans les versions CoreBoot 4.13 à 4.16 et il permettait aux systèmes avec AP (Application Processor) d'exécuter du code au niveau SMM (System Management Mode), qui a une priorité plus élevée (Ring -2) que le mode hyperviseur et la protection ring zero, et d'avoir un accès illimité à toute la mémoire. Le problème est causé par un appel incorrect au gestionnaire SMI dans le module smm_module_loader.

Des autres changents qui se démarquent de cette nouvelle version :

  • Autorisation d'écrire des informations de débogage sur la console CBMEMC à partir des gestionnaires SMI lors de l'utilisation de DEBUG_SMI.
  • Le système de gestionnaire d'initialisation CBMEM a été modifié, au lieu des gestionnaires *_CBMEM_INIT_HOOK liés aux étapes, deux gestionnaires sont proposés : CBMEM_CREATION_HOOK (utilisé dans l'étape initiale qui crée cbmem) et CBMEM_READY_HOOK (utilisé dans toute étape où cbmem a déjà été créé) .
  • Ajout de la prise en charge du PSB (Platform Secure Boot), activé par le PSP (Platform Security Processor) pour vérifier l'intégrité du BIOS à l'aide de la signature numérique.
  • Ajout de sa propre implémentation du gestionnaire de données de débogage transmis par FSP (FSP Debug Handler).
  • Ajout de la prise en charge de 12 cartes mères, dont 5 sont utilisées dans les appareils Chrome OS ou les serveurs Google :
    Clevo L140MU / L141MU / L142MU
    Dell Précision T1650
    Station de travail HP Z220 CMT
    Star Labs LabTop Mk III (i7-8550u), LabTop Mk IV (i3-10110U, i7-10710U), Lite Mk III (N5000) et Lite Mk IV (N5030).
  • Suppression de la prise en charge des cartes mères Google Deltan et Deltaur.
  • Ajout d'une nouvelle charge utile coreDOOM, qui vous permet d'exécuter un jeu DOOM depuis Coreboot.
  • Le projet utilise du code doomgeneric porté sur libpayload.
  • Le framebuffer linéaire de Coreboot est utilisé pour la sortie et les fichiers WAD avec les ressources du jeu sont chargés à partir de CBFS.
  • Mise à jour des composants de charge utile SeaBIOS 1.16.0 et iPXE 2022.1.
  • Ajout du mode SeaGRUB (GRUB2 sur SeaBIOS), qui permet à GRUB2 d'utiliser les rappels fournis par SeaBIOS, par exemple, pour accéder aux machines auxquelles la charge utile GRUB2 n'a pas accès.
  • Protection supplémentaire contre l'attaque SinkHole, qui vous permet d'exécuter du code au niveau SMM (System Administration Mode).

De plus, nous pouvons souligner la publication par l'OSFF (Open-Source Firmware Foundation) dans une lettre ouverte à Intel, dans laquelle propose de modulariser les packages de support du micrologiciel (FSP, Firmware Support Package) et commencez à publier la documentation relative à l'initialisation du SoC Intel.

Le manque de code FSP rend très difficile la création de micrologiciels ouverts et rend difficile la progression des projets Coreboot, U-Boot et LinuxBoot sur le matériel Intel. Auparavant, une initiative similaire avait réussi et Intel a ouvert le micrologiciel PSE (Programmable Services Engine) demandé par la communauté.

Enfin si vous souhaitez en savoir plus, vous pouvez vérifier les détails dans le lien suivant.


Le contenu de l'article adhère à nos principes de éthique éditoriale. Pour signaler une erreur, cliquez sur c'est par ici !.

Soyez le premier à commenter

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée.

*

*

  1. Responsable des données : AB Internet Networks 2008 SL
  2. Finalité des données: Contrôle du SPAM, gestion des commentaires.
  3. Légitimation: votre consentement
  4. Communication des données: Les données ne seront pas communiquées à des tiers sauf obligation légale.
  5. Stockage des données: base de données hébergée par Occentus Networks (EU)
  6. Droits: à tout moment, vous pouvez limiter, récupérer et supprimer vos informations.