Il ya quelques jours la sortie du projet CoreBoot 4.16 a été annoncée, dans lequel environ 170 développeurs ont participé à la création de la nouvelle version et qui ont préparé 1770 changements.
Pour ceux qui ne connaissent pas CoreBoot, sachez que c'est une alternative open source au système d'E / S de base traditionnel (BIOS) qui était déjà sur les PC MS-DOS 80s et le remplaçant par UEFI (Unified Extensible). CoreBoot est également un micrologiciel analogique propriétaire gratuit et est disponible pour une vérification et un audit complets. CoreBoot est utilisé comme micrologiciel de base pour l'initialisation du matériel et la coordination du démarrage.
Y compris l'initialisation de la puce graphique, PCIe, SATA, USB, RS232. Dans le même temps, les composants binaires FSP 2.0 (Intel Firmware Support Package) et le micrologiciel binaire du sous-système Intel ME, qui sont nécessaires pour initialiser et lancer le processeur et le chipset, sont intégrés dans CoreBoot.
Principales nouveautés de CoreBoot 4.16
Dans cette nouvelle version qui est présentée, il est souligné que la prise en charge de 33 cartes mères a été ajoutée, dont 22 sont utilisées dans les appareils Chrome OS ou les serveurs Google.
Parmi les plaques qui ont reçu un support et qui ne sont pas de Google, on peut trouver les suivantes
- Acer Aspire VN7-572G
- amd chasie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Émulation QEMU power9
- RVP Intel Alderlake-N
- atlas prodrive
- Star Labs Star Labs StarBook Mk V (i3-1115G4 et i7-1165G7)
- System76 gaze16 3050, 3060 et 3060-b
De plus, on peut trouver queAjout d'une option pour désactiver le sous-système IME (Intel Management Engine), qui est livré avec la plupart des cartes mères modernes avec processeurs Intel et est implémenté comme un microprocesseur séparé qui fonctionne indépendamment de la CPU et exécute des tâches qui doivent être séparées du système d'exploitation. Tels que le traitement de contenus protégés (DRM), la mise en place de modules TPM (Trusted Platform Module) et des interfaces de bas niveau pour la surveillance et le contrôle des équipements.
Pour désactiver IME sur les systèmes équipés de processeurs de la famille Skylake à Alder Lake, utilisez le paramètre me_state dans le CMOS, en attribuant une valeur de 1 à laquelle désactivera le moteur. Pour changer l'état CSME via CMOS, la méthode ".enable" a été ajoutée, dont l'état correspond au paramètre me_state.
Un autre des changements qui se démarque dans cette nouvelle version est que ajout du coreboot-configurator, un Interface graphique simple pour modifier les paramètres CMOS dans Coreboot CBFS à l'aide de l'utilitaire nvramtool.
On peut aussi trouver que ajout de l'utilitaire apcb_v3_edit pour éditer les fichiers binaires APCB V3 (AMD PSP Customization Block) et remplacez-les par jusqu'à 16 SPD (Serial Presence Detect).
Les sous-modules amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs et vboot ont été mis à jour et le code pour configurer LAPIC (Local Advanced Programmable Interrupt Controller) a été déplacé vers MP init.
D'autre part, il est souligné que ajout de la prise en charge des séquences d'échappement ANSI pour mettre en évidence les événements importants tels que les erreurs et les avertissements lors de la connexion à la console interactive et que la fonction cbmem_dump_console, similaire à cbmem_dump_console_to_uart, mais fonctionne avec des consoles normalement configurées, a été implémentée.
Des autres changements qui se démarquent de cette nouvelle version:
- Suppression de la prise en charge des cartes mères Google Corsola, Nasher et Stryke.
- Ajout de la prise en charge du processeur Power9 et du SoC AMD Sabrina.
- Paramètres d'image en direct adaptés pour fonctionner avec la distribution NixOS 21.11. Le package iasl est obsolète et a été remplacé par acpica-tools.
- Le chargeur de démarrage U-Boot a été mis à jour vers la version 2021.10.
- Ajout de la prise en charge des systèmes avec plus de 128 cœurs de processeur.
- Ajout du pilote pour les capteurs de proximité Semtech sx9360 SAR utilisés dans les appareils Samsung.
- Ajout du pilote pour les pilotes SD SGenesys Logic GL9750 utilisés dans
- Chromebook.
- Ajout de la prise en charge des contrôleurs Ethernet Realtek RT8125.
- Ajout du pilote pour Fibocom 5G WWAN ACPI.
- Ajout de la prise en charge des topologies de mémoire mixtes lors de l'utilisation de DDR4.
- Ajout de la prise en charge de la spécification FSP 2.3 (Flexible Software Package).
- Code repensé pour le calcul des hachages utilisés dans la vérification et l'évaluation de l'état de CBFS
- Ajout de la prise en charge de la technologie PCI-e Resizable BAR (Base Address Registers), qui permet au processeur d'accéder à toute la mémoire vidéo d'une carte PCI.
De plus, un plan de transition est fourni de la version 4.18 à la quatrième édition du mécanisme d'allocation de ressources (RESOURCE_ALLOCATOR_V4), qui ajoute la prise en charge de la manipulation de plusieurs plages de ressources, en utilisant tout l'espace d'adressage et en allouant de la mémoire dans des zones supérieures à 4 Go.
Dans la sortie de Coreboot 4.18, attendue en novembre, il est également prévu de déprécier le mécanisme d'initialisation multiprocesseur classique (LEGACY_SMP_INIT), qui a été remplacé par le code d'initialisation PARALLEL_MP.
Si vous souhaitez en savoir plus sur cette nouvelle version, vous pouvez consulter les détails dans le lien suivant.
Obtenez CoreBoot
Enfin, pour ceux qui souhaitent pouvoir obtenir cette nouvelle version de CoreBoot ils peuvent le faire à partir de leur section de téléchargement, qui peut être trouvé sur le site officiel du projet.
En plus de cela, ils pourront trouver de la documentation et plus d'informations sur le projet.