Yosys: avoimen lähdekoodin kehys Verilog-synteesityökaluille

Yosys show_rtl

Viime viikolla Ilmoituksen teki W. Clifford, joka julkaisi Yosysin uuden version 0.8.

Niille, jotka eivät ole kuulleet Yosysista, voin kertoa teille, että eTämä on kehys RTL-synteesityökaluille. Tällä hetkellä laskee laajalla Verilog-yhteensopivuudella ja tarjoaa synteesialgoritmien perusjoukon eri sovellusalueille.

Tähän uuteen julkaisuun on lisätty monia asioita, mutta julkaisutiedotteessa näkyvät tärkeimmät tiedot ovat, että Yosysin kehitys on erittäin aktiivista.

Yosysin tavoitetta tulla FPGA: n "ilmaiseksi Sveitsin armeijan veitseksi" voidaan pitää nykyään melkein välttämättömänä.

Tietoja Yosys Open SYnthesis Suite -sovelluksesta

yosys voidaan sovittaa suorittamaan mitä tahansa synteesityötä yhdistämällä olemassa olevat läpikulut (algoritmit) käyttämällä synteesiskriptejä ja lisäämällä ylimääräisiä kulkuja tarvittaessa Yosys C ++ -koodipohjaa laajennettaessa.

Yosys on ilmainen ohjelmisto, joka on lisensoitu ISC-lisenssillä (GPL-yhteensopiva lisenssi, joka on samanlainen MIT-lisenssin tai 2 lausekkeen BSD-lisenssin suhteen).

FPGA / ASIC-kehitysprosessissa synteesi on vaihe, jossa simuloitu laitteistomalli muunnetaan "RTL-verkkolistaksi", josta varsinainen piiri voidaan johtaa.

näytä_karkea

Tietoja Verilogista

verilog on laitteistomallinnuskieli (Hardware Description Language HDL) digitaalisten piirien simulaation kuvaamiseen.

Tämä Verilog-malli toimii spesifikaationa mallinnetun komponentin "fyysiseen" toteutukseen.

HDL-synteesiä voidaan pitää HDL-koodin muuntamisena "elektroniseksi järjestelmäksi", joka koostuu toisiinsa liitetyistä digitaalisista komponenteista. Tätä kutsutaan "RTL-verkkoluetteloksi" (lokinsiirtotaso).

Yosys ei ole ainoa ilmainen ohjelmisto Verilog-synteesiin (Voimme ajatella myös ODIN II: n käyttöä VTR-ohjelmistopaketissa).

Mutta epäilemättä vapaista ohjelmistoista on puhuttu viimeksi ja joiden kehitys on ollut aktiivisinta.

Itse asiassa, Yosys kohdistaa nyt paljon halpoja FPGA: ita, kuten CoolRunner-II, ECP5, MAX10, Cyclone IV ja erityisesti ICE40.

ICE40 on hieman erikoinen luettelossa, koska tälle FPGA: lle koko kehitysketju on käynnistetty.

Tietysti, voimme tehdä Verilog-synteesin, koska FPGA on yhteensopiva Yosysin kanssa, mutta myös reitityssijainnin arachnepnr: llä sekä määritystiedoston (bittivirran) luomisen icepackilla / iceprogilla.

Voit myös tarkistaa ajat icetime-toiminnolla.

show_cmos

Tietoja Yosysin uudesta versiosta

  • Tässä uudessa Yosys-julkaisussa on ilmoitettu uudet toiminnot, joista voidaan korostaa seuraavaa:
  • Chisel3: n käyttämä FIRRTL-kieli on mahdollinen backend verkkolistan luomiseen;
  • Yosys-smtb: n muodollista varmennusmoottoritukea voidaan melkein pitää vakaana.
  • Tuettujen FPGA: iden (ja muiden ASIC: ien) luettelo on toivottomasti pitkä;
  • Sekä «netlist» -muodot, jotka mahdollistavat uudelleenintegraation perustajien omistamaan ohjelmistoon: BLIF, EDIF, BTOR, SMT-LIB, RTL Verilog, FIRRTL

Kuinka asentaa Yosys Linuxiin?

Kenelle se on ovat kiinnostuneita kokeilemaan tätä työkalua, he voivat suorittaa asennuksen järjestelmiinsä. Tätä varten heidän on noudatettava alla annettuja ohjeita.

että ne, jotka ovat Ubuntun käyttäjiä ja johdannaisia, voivat nauttia yksinkertaisesta asennuksesta. Tämä voidaan tehdä lisäämällä seuraava arkisto järjestelmääsi.

Ensin on avattava pääte näppäimillä Ctrl + ALT + T ja suoritettava siinä seuraava komento:

sudo add-apt-repository ppa:saltmakrell/ppa

Kun tämä on tehty, meidän on nyt päivitettävä pakettien ja arkistojen luettelo:

sudo apt-get update 

Ja lopuksi asennamme sovelluksen:

sudo apt-get install yosys

Loput Linux-jakeluista meidän on käännettävä työkalu. Tätä varten meidän on kloonattava GIT-arkiston lähdekoodi:

git clone https://github.com/cliffordwolf/yosys.git

Määritä koontiasetukset seuraavilla tavoilla:

make config-clang

vi Makefile

vi Makefile.conf

Lopuksi rakenna, testaa ja asenna:

make

make test

sudo make install

Saadaksesi lisätietoja siitä ja voidaksesi löytää Yosysin käyttöä koskevia asiakirjoja, voit käy seuraavassa linkissä.


Ole ensimmäinen kommentti

Jätä kommentti

Sähköpostiosoitettasi ei julkaista. Pakolliset kentät on merkitty *

*

*

  1. Vastaa tiedoista: AB Internet Networks 2008 SL
  2. Tietojen tarkoitus: Roskapostin hallinta, kommenttien hallinta.
  3. Laillistaminen: Suostumuksesi
  4. Tietojen välittäminen: Tietoja ei luovuteta kolmansille osapuolille muutoin kuin lain nojalla.
  5. Tietojen varastointi: Occentus Networks (EU) isännöi tietokantaa
  6. Oikeudet: Voit milloin tahansa rajoittaa, palauttaa ja poistaa tietojasi.