CHIPS Alliance, allianssi, joka edistää avoimia pelimerkkejä ja SoC: itä

chips alliance linux-säätiö

äskettäin Linux-säätiön vaipan alla muodostettiin uusi projekti, CHIPS Alliance "Yhteinen laitteisto rajapinnoille, prosessoreille ja järjestelmille"(Yhteinen laitteisto rajapinnoille, prosessoreille ja järjestelmille), jonka tarkoituksena on edistää avoimia laitteistojärjestelmiä ja kehittää RISC-V-arkkitehtuuriin perustuvia ratkaisuja.

Tämän perustajat uusi projekti "CHIPS Alliance" Ne ovat Google, SiFive, Western Digital ja Esperanto Technologies. CHIPS-allianssin on tarkoitus asettua itsensä neutraaliksi ja riippumattomaksi alustaksi.

Mikä on CHIPS-allianssi?

Tämä alusta mahdollistaa useiden laitevalmistajien (Laitteisto) voivat kehittää projektejaan yhdessä avoimen suorittimen valmiiden toteutusten luomiseksi ja yhden sirun (SoC) järjestelmät, jotka käyttävät RISC-V-arkkitehtuuria.

RISC-V (lausutaan "Risk-Five") on ilmainen laitteistokäskyjoukkoarkkitehtuuri (ISA), joka perustuu RISC-tyyppiseen suunnitteluun. Toisin kuin useimmat käskyjoukot, RISC-V: t ovat ilmaisia ​​ja avoimia, ja niitä voidaan käyttää mihin tahansa tarkoitukseen.

Sallitaan kenen tahansa suunnitella, valmistaa ja myydä RISC-V-siruja ja -ohjelmistoja. Vaikka se ei ole ensimmäinen avoimen arkkitehtuurin ISA, mutta se on merkittävä, koska se on suunniteltu hyödylliseksi monenlaisissa laitteissa.

Vaikka Tällä hetkellä RISC-V -säätiön organisaatio käsittelee vain arkkitehtuuria komentosarjasta, mutta se ei käsittele erityisiä toteutuksia.

Siksi tämä uusi säätiö syntyi ja CHIPS-allianssin tehtävä on valmistella tavallinen avoimen sirun suunnittelu mobiililaitteille, tietokonejärjestelmille, kulutuselektroniikalle ja esineiden Internetille.

"Avoimen yhteistyön on toistuvasti osoitettu auttavan teollisuutta nopeuttamaan markkinointiaikaa, saavuttamaan pitkäaikaisen ylläpidon ja luomaan tosiasiallisia standardeja", kertoi Mike Dolan, Linux-säätiön strategisten ohjelmien johtaja. "

Alkuperäisenä panoksena CHIPS-allianssin perustajat esittivät seuraavat hankkeet yhteistä kehittämistä varten.

liittouman pelimerkit

SweRV-ydin

tämä on Western Digitalin kehittämä 32-bittinen RISC-V-prosessori. Siru toimii 1,8 GHz: n taajuudella, Se on rakennettu arkkitehtuurille, jossa on 8-tason kaksoisrunkoputket (kaksisuuntainen superskaala), ja se on suunniteltu tuottamaan 2 nm: n CMOS-prosessitekniikkaa.

Kaaviot, dokumentaatio, CAD-mallit, sirun suunnittelu, mikrokoodi ja täydellinen toteutus Verilog-kielellä ovat avoimia Apache 2.0 -lisenssillä.

OmniXtend

Es verkkoprotokolla, joka tarjoaa välimuistin yhdenmukaisuuden siirrettäessä tietoja Ethernet-verkon kautta.

OmniXtend tulee voit vaihtaa viestejä suoraan prosessorin välimuistin kanssa ja sitä voidaan käyttää yhdistämään erilaisia ​​kiihdyttimiä, tallennuslaitteita, muistilaitteita (NVDIMM) ja verkkoliitäntöjä SoC: hen sekä luomaan järjestelmiä, joissa on useita RISC-V-siruja. Projektin on siirtänyt Western Digital.

uvm

Google on siirtänyt Universal Verification Methodology -sovelluksen käyttöönoton (UVM) RISC-V-laskennan elementtien ja suunnittelutyökalujen rasitustestaukseen.

Erityisesti puhumme mukautettavasta käskyvirtageneraattorista, jota voidaan käyttää virheiden ja pullonkaulojen tunnistamiseen arkkitehtuurin ja mikroarkkitehtuurin tasolla.

yhtiön Kyllä viisi, RISC-V: n luojat perustivat he valmistivat ensimmäisen prototyypin prosessorista, joka perustuu RISC-V: een, ja loivat uuden laitteistokielen Chisel yhdessä UC Berkeleyn kanssa.

Siirtää RocketChip SoC -generaattorin projektiin, johdonmukaisen TileLink-käyttöliittymän ensimmäinen julkaisu SoC-komponenttien ja diplomatiakehyksen linkittämiseksi.

Osana yhteisprojektia SiFive jatkaa myös taltan kielen kehittämistä ja FIRRTL: n väliesittelyä.

tällä hetkellä, RISC-V-spesifikaation perusteella eri yritykset ja yhteisöt erilaisilla ilmaisilla lisensseillä (BSD, MIT, Apache 2.0) kehittävät 21 muunnosta mikroprosessoriytimistä:

10 SoC: ta ja 6 sirua, jotka ovat jo kaupallisesti saatavilla (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 ja RavenRV32).

RISC-V: n tuki on ollut käytössä Glibc 2.27: n, binutils 2.30: n, gcc 7: n ja Linux-ytimen 4.15 julkaisuista lähtien.

lähde: https://www.linuxfoundation.org


Artikkelin sisältö noudattaa periaatteita toimituksellinen etiikka. Ilmoita virheestä napsauttamalla täällä.

Ole ensimmäinen kommentti

Jätä kommentti

Sähköpostiosoitettasi ei julkaista.

*

*

  1. Vastaa tiedoista: AB Internet Networks 2008 SL
  2. Tietojen tarkoitus: Roskapostin hallinta, kommenttien hallinta.
  3. Laillistaminen: Suostumuksesi
  4. Tietojen välittäminen: Tietoja ei luovuteta kolmansille osapuolille muutoin kuin lain nojalla.
  5. Tietojen varastointi: Occentus Networks (EU) isännöi tietokantaa
  6. Oikeudet: Voit milloin tahansa rajoittaa, palauttaa ja poistaa tietojasi.