Se acaba de presentar el lanzamiento de la nueva version del proyecto «CoreBoot 4.13», version en la cual 234 desarrolladores participaron en la creación y quienes además prepararon más de 4200 cambios.
Para quienes desconocen de CoreBoot, deben saber que esta es una alternativa de código abierto al tradicional Sistema Básico de Entrada-Salida (BIOS) que ya se encontraba en las PCs MS-DOS 80s y reemplazándola con UEFI (Unified Extensible). CoreBoot es también un análogo gratuito de firmware patentado y está disponible para verificación y auditoría completas. CoreBoot se utiliza como firmware base para la inicialización del hardware y la coordinación de arranque.
Incluyendo la inicialización del chip gráfico, PCIe, SATA, USB, RS232. Al mismo tiempo, los componentes binarios FSP 2.0 (Intel Firmware Support Package) y el firmware binario para el subsistema Intel ME, que son necesarios para inicializar y lanzar la CPU y el chipset, están integrados en CoreBoot.
Principales novedades de Coreboot 4.13
De los principales cambios que se destacan de esta nueva version, uno de ellos es el soporte añadido para 63 placas base, 42 de las cuales se utilizan en dispositivos con Chrome OS o servidores de Google.
Entre las placas que no son de Google, se mencionan las siguientes:
- Acer G43T-AM3
- Asus A88XM-E FM2+
- Supermicro X11SSH-F
- Dell OptiPlex 9010
- HP EliteBook 2560p, HP EliteBook Folio 9480m, HP ProBook 6360b
- Lenovo ThinkPad X230s
- System76 lemp9
- AMD Cereme
- Biostar TH61-ITX
- BostenTech GBYT4
- Clevo L140CU/L141CU
- Intel Alderlake-P RVP
- Kontron COMe-bSL6
- Open Compute Project DeltaLake
- Prodrive Hermes
- Purism Librem Mini, Purism Librem Mini v2
- Siemens Chili
Otro de los cambios importantes de esta nueva version de Cerboot 4.13, es que se proporcionó su propia implementación del código base para sistemas en un chip Bay Trail, equivalente al código base proporcionado por Intel.
El código de referencia personalizado le permite reducir los componentes externos necesarios para el funcionamiento correcto a un solo archivo MRC.bin (código de referencia de memoria) requerido para la carga.
Se agregó soporte inicial para Intel TXT (Trusted eXecution Technology), suficiente para ejecutar el módulo tboot (Trusted Boot). Implementación probada en la placa base Asrock B85M Pro4 (Haswell) TPM 2.0.
Además de que también se agregó procesamiento del indicador «oculto» para dispositivos PCI en el árbol de dispositivos, lo que permite procesar dispositivos ocultos, cuyos parámetros parecen que falta el dispositivo (ID de proveedor 0xFFFF_FFFF). En Intel PMC (Power Management Controller) se utilizan dispositivos similares.
Se agregaron herramientas gen_spd.go y gen_part_id.go para generar información SPD (Serial Presence Detect) para la memoria LP4x y asignar identificadores para los módulos de memoria utilizados en placas basadas en TGL y JSL.
Se eliminó el soporte para la placa base Open Compute Project SonoraPass y 4 placas de Google.
Se ha propuesto una nueva versión del gestor de arranque SMM, que puede funcionar en plataformas con más de 32 subprocesos de CPU.
Se implementó un mecanismo de depuración de Address Sanitizer incorporado para verificar la corrección del trabajo con la memoria, lo que le permite identificar problemas como desbordamientos de búfer. El motor se puede utilizar en ramstage y romstage para QEMU i440fx, Intel Apollo Lake y Haswell.
De los demás cambios que se destacan:
- Se agregó soporte inicial para x86_64, que permite más de 4 GB de memoria e incluye un código más optimizado. La implementación aún está limitada al uso en el emulador.
- Se han realizado preparativos para habilitar selectivamente la masterización de bus PCI, para lo cual Kconfig agregó configuraciones que hacen posible activar la masterización de bus a nivel de grupos de dispositivos individuales.
- Se proporciona la capacidad de cambiar el nivel de salida de los registros a la consola desde romstage, activado en el bloque de arranque.
- Se ha propuesto la cuarta edición del asignador de recursos, que agrega soporte para manipular múltiples rangos de recursos, utilizando todo el espacio de direcciones y asignando memoria en áreas por encima de 4 GB.
- Además, podemos observar el trabajo para brindar soporte en CoreBoot para conjuntos de chips basados en la microarquitectura AMD Zen.
Obtener CoreBoot
Finalmente, para quienes estén interesados en poder obtener esta nueva versión de CoreBoot pueden hacerlo desde su sección de descargas, que se encuentra dentro de su página web oficial del proyecto.
Además de que en ella podrán encontrar documentación y más información sobre el proyecto.