S'ha publicat el llançament del projecte CoreBoot 4.17, dins del qual s'està desenvolupant una alternativa lliure al microprogramari propietari i BIOS.
Des del llançament de la versió 4.16, es van realitzar més de 1300 confirmacions noves de prop de 150 col·laboradors. D'aquestes persones, aproximadament 15 eren contribuents per primer cop.
Principals novetats de CoreBoot 4.17
En aquesta nova versió que es presenta, podrem trobar que es van afegir funcions TIS (Especificació d'interfície TPM) específiques del proveïdor per llegir i escriure directament des dels registres TPM (Mòdul de plataforma fiable): tis_vendor_read() i tis_vendor_write().
Un altre dels canvis que es destaca és que es va afegir el suport per interceptar desreferències de punter nul a través de registres de depuració i que a més s'ha implementat la detecció de dispositius i2c per facilitar la feina amb laques equipades amb touchpads o pantalles tàctils de diferents fabricants.
A més d'això, es destaca que es va afegir la capacitat de desar dades de temps en un format adequat per generar gràfics FlameGraph que demostren clarament quant de temps es dedica a les diferents etapes del llançament.
S'ha afegit una opció a la utilitat cbmem per afegir temps des de l'espai de l'usuari a la taula de marca de temps de cbmem, cosa que fa possible reflectir esdeveniments en cbmem en etapes executades després de CoreBoot.
S'ha implementat la capacitat integrada per generar taules de pàgines de memòria estàtiques a partir d'arxius assembladors, sense necessitat de trucar a utilitats de tercers.
D'altra banda, també es destaca que es va corregir una vulnerabilitat (CVE-2022-29264) que es va manifestar a les versions de CoreBoot de la 4.13 a la 4.16 i permetia als sistemes amb AP (Application Processor) executar codi al nivell SMM (System Management Mode), que té una prioritat més alta (Ring -2) que el mode hipervisor i l'anell de protecció zero, i tenir accés il·limitat a tota la memòria. El problema es deu a una trucada incorrecta al controlador SMI al mòdul smm_module_loader.
Dels altres canvique es destaquen d'aquesta nova versió:
- Es va permetre escriure informació de depuració a la consola CBMEMC des dels controladors SMI quan es fa servir DEBUG_SMI.
- S'ha canviat el sistema de manejadors d'inicialització CBMEM, en lloc de manejadors *_CBMEM_INIT_HOOK vinculats a etapes, es proposen dos manejadors CBMEM_CREATION_HOOK (usat a l'etapa inicial que crea cbmem) i CBMEM_READY_HOOK (usat en qualsevol etapa on ja s'ha creat cb .
- Es va afegir suport per a PSB (Platform Secure Boot), activat pel PSP (Platform Security Processor) per verificar la integritat del BIOS mitjançant signatura digital.
- S'ha afegit una implementació pròpia del controlador de dades de depuració passat des de FSP (FSP Debug Handler).
- Es va afegir suport per a 12 plaques base, 5 de les quals es fan servir en dispositius Chrome OS o servidors de Google:
Cleu L140MU / L141MU / L142MU
Dell precisió T1650
Estació de treball HP Z220 CMT
Star Labs LabTop Mk III (i7-8550u), LabTop Mk IV (i3-10110U, i7-10710U), Lite Mk III (N5000) i Lite Mk IV (N5030). - Es va eliminar el suport per a les plaques base Google Deltan i Deltaur.
- S'ha afegit una nova càrrega útil coreDOOM , que us permet executar un joc DOOM des de Coreboot.
- El projecte utilitza codi doomgeneric portat a libpayload.
- El framebuffer lineal de Coreboot s'utilitza per a la sortida i els fitxers WAD amb recursos del joc es carreguen des de CBFS.
- Components de càrrega útil actualitzats SeaBIOS 1.16.0 i iPXE 2022.1.
- Es va afegir el mode SeaGRUB (GRUB2 sobre SeaBIOS), que permet que GRUB2 faci servir les devolucions de trucada proporcionades per SeaBIOS, per exemple, per accedir a equips als quals la càrrega útil de GRUB2 no té accés.
- Es va afegir protecció contra l'atac SinkHole, que li permet executar codi al nivell SMM (Mode d'administració del sistema).
Addicionalment, podem assenyalar la publicació per part de OSFF (Open-Source Firmware Foundation) d'una carta oberta a Intel, on proposa modularitzar els paquets de suport de microprogramari (FSP, Firmware Support Package) i començar a publicar documentació relacionada amb la inicialització de SoC Intel.
La manca de codi FSP dificulta molt la creació de microprogramari obert i dificulta el progrés dels projectes Coreboot, U-Boot i LinuxBoot en maquinari Intel. Anteriorment, una iniciativa similar va tenir èxit i Intel va obrir el codi per al microprogramari PSE (Motor de serveis programables) sol·licitat per la comunitat.
Finalment si estàs interessat en poder conèixer més a l'respecte, Pots consultar els detalls en el següent enllaç.