Fa pocs dies es va donar a conèixer el llançament del projecte CoreBoot 4.16, en el qual van participar prop de 170 desenvolupadors en la creació de la nova versió i els qui van preparar 1770 canvis.
Per als qui desconeixen de CoreBoot, han de saber que aquesta és una alternativa de codi obert a la tradicional Sistema Bàsic d'Entrada-Sortida (BIOS) que ja es trobava en les PCs MS-DOS 80s i reemplaçant amb UEFI (Unified Extensible). CoreBoot és també un anàleg gratuït de firmware patentat i està disponible per a verificació i auditoria completes. CoreBoot s'utilitza com firmware base per a la inicialització de l'hardware i la coordinació d'arrencada.
Incloent la inicialització de l'xip gràfic, PCIe, SATA, USB, RS232. A el mateix temps, els components binaris FSP 2.0 (Intel Firmware Support Package) i el firmware binari per al subsistema Intel ME, que són necessaris per inicialitzar i llançar la CPU i el chipset, estan integrats en CoreBoot.
Principals novetats de CoreBoot 4.16
En aquesta nova versió que es presenta es destaca que es va afegir el suport per a 33 plaques base, 22 de les quals es fan servir en dispositius Chrome OS o servidors de Google.
Entre les plaques que van rebre el suport i que no són de Google, podrem trobar les següents
- Acer Aspire VN7-572G
- AMD Chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Emulació QEMU power9
- Intel Alderlake-N RVP
- Prodrive atles
- Star Labs Star Labs StarBook Mk V (i3-1115G4 i i7-1165G7)
- System76 mirada16 3050, 3060 i 3060-b
A més podrem trobar que si va afegir l'opció per deshabilitar el subsistema IME (Intel Management Engine), que ve amb la majoria de les plaques base modernes amb processadors Intel i s'implementa com un microprocessador separat que funciona independentment de la CPU i realitza tasques que cal separar del sistema operatiu. Com el processament de continguts protegits (DRM), la implementació de mòduls TPM (Trusted Platform Module) i interfícies de baix nivell per a monitoratge i control d'equips.
Per deshabilitar IME en sistemes amb processadors des de la família Skylake fins a Alder Lake, s'utilitza el paràmetre me_state al CMOS, assignant-li un valor d'1 al que deshabilitarà el motor. Per canviar l'estat CSME a través de CMOS, s'ha afegit el mètode .enable, l'estat del qual correspon al paràmetre me_state.
Un altre dels canvis que es destaca d'aquesta nova versió és que s'ha afegit coreboot-configurator, una GUI simple per canviar la configuració de CMOS a Coreboot CBFS usant la utilitat nvramtool.
També podrem trobar que s'ha afegit la utilitat apcb_v3_edit per editar fitxers binaris APCB V3 (AMD PSP Customization Block) i substituir-los per fins a 16 SPD (Serial Presence Detect).
S'han actualitzat els submòduls amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs i vboot i el codi per configurar LAPIC (Controlador d'interrupció programable avançat local) s'ha mogut a MP init.
D'altra banda, es destaca que es va afegir suport per a seqüències d'escapament ANSI per ressaltar esdeveniments importants com a errors i advertències en iniciar sessió a la consola interactiva i que es va implementar la funció cbmem_dump_console, similar a cbmem_dump_console_to_uart, però funciona amb consoles configurades normalment.
Dels altres canvis que es destaquen d'aquesta nova versió:
- Es va eliminar el suport per a les plaques base Google Corsola, Nasher i Stryke.
- Es va afegir suport per a CPU Power9 i SoC AMD Sabrina.
- Ajustaments d'imatge en viu adaptats per treballar amb la distribució NixOS 21.11. El paquet iasl ha estat descontinuat i ha estat reemplaçat per acpica-tools.
- El carregador d'arrencada U-Boot s'ha actualitzat a la versió 2021.10.
- S'ha afegit suport per a sistemes amb més de 128 nuclis de CPU.
- Controlador agregat per a sensors de proximitat SAR Semtech sx9360 utilitzats en dispositius Samsung.
- Controlador agregat per als controladors SD SGenesys Logic GL9750 utilitzats en
- Chromebooks.
- S'ha afegit suport per a controladors Ethernet Realtek RT8125.
- Controlador agregat per a Fibocom 5G WWAN ACPI.
- Es va afegir suport per a topologies de memòria mixta quan es fa servir DDR4.
- S'ha afegit suport per a l'especificació FSP 2.3 (paquet de programari flexible).
- Codi redissenyat per al càlcul de hashes utilitzats en la verificació i l'avaluació de l'estat de CBFS
- Es va afegir suport per a la tecnologia PCI-e Resizable BAR (Base Address Registers), que permet que la CPU accedeixi a tota la memòria de vídeo duna targeta PCI.
A més, es proporciona un pla de transició a partir de la versió 4.18 a la quarta edició del mecanisme d'assignació de recursos (RESOURCE_ALLOCATOR_V4), que afegeix suport per manipular múltiples rangs de recursos, fer servir tot l'espai d'adreces i assignar memòria a àrees superiors a 4 GB.
Al llançament de Coreboot 4.18, que s'espera per al novembre, també està previst deixar obsolet el mecanisme clàssic d'inicialització de multiprocessador (LEGACY_SMP_INIT), que va ser reemplaçat pel codi d'inicialització PARALLEL_MP.
Si estàs interessat en poder conèixer més a l'respecte sobre aquesta nova versió, pots consultar els detalls en el següent enllaç.
obtenir CoreBoot
Finalment, per als que estiguin interessats a poder obtindre aquesta nova versió de CoreBoot poden fer-ho des de la seva secció de descàrregues, Que es troba dins de la seva pàgina web oficial de el projecte.
A més de que en ella podran trobar documentació i més informació sobre el projecte.